tms320c5x, tms320lc5x
数字的 信号 processors
sprs030a – april 1995 – 修订 april 1996
10
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
管脚 功能 为 设备 在 这 pz 包装
信号 类型 描述
并行的 接口 总线
A0 – A15 i/o/z 16-位 外部 地址 总线 (msb: a15, lsb: a0)
D0 – D15 i/o/z 16-位 外部 数据 总线 (msb: d15, lsb: d0)
PS, ds, 是 o/z 程序, 数据, 和 i /o 空间 选择 输出, 各自
STRB i/o/z 定时 strobe 为 外部 循环 和 外部 dma
r/w i/o/z 读 / 写 选择 为 外部 循环 和 外部 dma
RD, 我们 o/z 读 和 写 strobes, 各自, 为 外部 循环
准备好 I 外部 总线 准备好/ wait-状态 控制 输入
BR i/o/z 总线 要求. arbitrates global 记忆 和 外部 dma
系统 接口 / 控制 信号
RS I 重置. initializes 设备 和 sets pc 至 零
mp/ MC I 微处理器/microcomputer 模式 选择. 使能 内部的 只读存储器
支撑 I puts 并行的 i/ f 总线 在 高-阻抗 状态 之后 电流 循环
HOLDA o/z 支撑 acknowledge. indicates 外部 总线 在 支撑 状态
XF o/z 外部 标记 输出. 设置 /cleared 通过 软件
BIO I I /o branch 输入. 实现 conditional 分支
TOUT o/z 计时器 输出 信号. indicates 输出 的 内部的 计时器
INT1 – INT4 I 外部 中断 输入
NMI I nonmaskable 外部 中断
串行 端口 接口
dr, dr1, dr2 I 串行 receive-数据 输入
dx, dx1, dx2 o/z 串行 transmit-数据 输出. 在 高-阻抗 状态 当 不 transmitting
clkr, clkr1, clkr2 I 串行 receive-数据 时钟 输入
clkx, clkx1, clkx2 i/o/z 串行 transmit-数据 时钟. 内部的 或者 外部 源
fsr, fsr1, fsr2 I 串行 receive-框架-同步 输入
fsx, fsx1, fsx2 i/o/z 串行 transmit-框架-同步 信号. 内部的 或者 外部 源
缓冲 串行 端口 (bsp) (看 便条 1)
BDR I bsp receive 数据 输入
BDX o/z bsp transmit 数据 输出; 在 高-阻抗 状态 当 不 transmitting
BCLKR I bsp receive-数据 时钟 输入
BCLKX i/o/z bsp transmit-数据 时钟; 内部的 或者 外部 源
BFSR I bsp receive 框架-同步 输入
BFSX i/o/z bsp transmit 框架-同步 信号; 内部的 或者 外部 源
legend:
I = 输入
O = 输出
Z = 高 阻抗
便条 1: ’lc56 设备 仅有的
: 点此下载
