飞利浦 半导体 产品 规格
PLC18V8Z
零 备用物品 电源
cmos 多功能的 pal 设备
1997 8月 08
5
逻辑 图解
管脚 1 和 11 是 配置 作 输入 0 和 9, 各自, 通过 这 配置 cell. 这 时钟 和 oe
功能 是 无能.
所有 输出 macro cells (omc) 是 配置 作 双向的 i/o, 和 这 输出 无能 通过 这 direc-
tion 期.
denotes 一个 可编程序的 cell location.
1
2
3
4
5
6
7
8
9
注释:
在 这 unprogrammed 或者 virgin 状态:
所有 cells 是 在 一个 传导性的 状态.
所有 和 门 locations 是 牵引的 至 一个 逻辑 “0” (低).
输出 极性 是 反相的.
0 4 8 12162024283235
SP
AR
CLK OE
AC1
AC2
DIR
CLK
F7
19
11
SP
AR
CLK OE
AC1
AC2
DIR
F6
18
SP
AR
CLK OE
AC1
AC2
DIR
F5
17
SP
AR
CLK OE
AC1
AC2
DIR
F4
16
SP
AR
CLK OE
AC1
AC2
DIR
F3
15
SP
AR
CLK OE
AC1
AC2
DIR
F2
14
SP
AR
CLK OE
AC1
AC2
DIR
F1
13
SP
AR
CLK OE
AC1
AC2
DIR
F0
12
SP
AR
i9/oe
i0/clk
I1
I2
I3
I4
I5
I6
I7
I8
I
I
I
I
0
0
9
9
I
I
F
F
8
8
0
0
I
I
F
F
7
7
1
1
I
I
F
F
6
6
2
2
I
I
F
F
5
5
3
3
I
I
F
F
4
4
4
4
I
I
F
F
3
3
5
5
I
I
F
F
2
2
6
6
I
I
F
F
1
1
7
7
config.
CELL
SP00012
: 点此下载
