首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:550773
 
资料名称:PLDC20G10-25PC/PI
 
文件大小: 393.73K
   
说明
 
介绍:
CMOS Generic 24-Pin Reprogrammable Logic Device
 
 


: 点此下载
  浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第1页
1

2
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第3页
3
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第4页
4
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第5页
5
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第6页
6
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第7页
7
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第8页
8
浏览型号PLDC20G10-25PC/PI的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
使用 ultra37000™ 为
所有 新 设计
PLDC20G10B
PLDC20G10
文档 #: 38-03010 rev. *a 页 2 的 14
函数的 描述
cypress pldc20g10 使用 一个 先进的 0.8-micron cmos
技术 和 一个 proven 非易失存储器 cell 作 这 可编程序的
元素. 这个 技术 和 这 固有的 有利因素 的 正在
能 至 程序 和 擦掉 各自 cell enhances 这 可靠性
和 testability 的 这 电路.这个 减少 这 burden 在 这
客户 至 测试 和 至 handle rejects.
一个 preload 函数 准许 这 注册 输出 至 是 preset
至 任何 模式 在 测试. preload 是 重要的 为 测试
这 符合实际 的 这 cypress pld 设备.
20g10 函数的 描述
这 pldc20g10 是 一个 generic24-管脚 设备 那 能 是
编写程序 至 逻辑 功能 那 包含 但是 是 不 限制
至: 20l10, 20l8, 20r8, 20r6, 20r4, 12l10, 14l8, 16l6, 18l4,
20l2, 和 20v8. 因此, 这 pldc20g10 提供 重大的
设计, inventory 和 程序编制 flexibility 在 专心致志的
24-管脚 设备. 它 是 executed 在 一个 24-管脚 300-mil 模塑的 插件
和 一个 300-mil windowed cerdip. 它 提供 向上 至 22 输入 和
10 输出. 当 这 windowed cerdip 是 exposed 至 uv 明亮的,
这 20g10 是 erased 和 然后 能 是 reprogrammed.
这 可编程序的 输出 cell 提供 这 能力 的
defining 这 architecture 的 各自 输出 individually. 各自 的
这 10 输出 cells 将 是 configured 和 注册 或者 combi-
natorial 输出, 起作用的 高 或者 起作用的 低 输出, 和
产品 期 或者 管脚 13 发生输出 使能. 三 archi-
tecture 位 决定 这 配置 作 显示 在 这
配置 表格 和 在
计算数量 1
通过
8
. 一个 总的 的 第八
不同的 配置 是 可能, 和 这 二 大多数
一般 显示 在
图示 3
图示 5
. 这 default 或者 unpro-
grammed 状态 是 注册/起作用的/低/管脚 11 oe. 这
全部 可编程序的 输出 cell 是 显示 在 这 next 部分.
这 architecture 位 ‘c1’ 控制 这 注册/combinatorial
选项. 在 也 combinatorial或者 注册 配置, 这
输出 能 提供 作 一个 i/o 管脚,或者 如果 这 输出 是 无能, 作
一个 输入 仅有的. 任何 unused 输入 应当 是 系 至 地面. 在
也 注册 或者 combinatorial 配置, 这 输出 的
这 寄存器 是 喂养 后面的 至 这 排列. 这个 准许 这 creation 的
控制-状态 machines 用 providing 这 next 状态. 这
寄存器 是 clocked 用 这 信号 从 管脚 1. 这 寄存器 是
initialized 在 电源 向上 至 q
输出 低 和 q输出 高.
在 两个都 这 combinatorial 和 registered 配置, 这
源 的 这 输出 使能 信号 能 是 individually 选择
和 architecture 位 ‘c2’. 这 oe 信号 将 是 发生
在里面 这 排列, 或者 从 这 外部 oe
(管脚 13). 这 管脚 13
准许 直接 控制 的 这 输出, hence having faster
使能/使不能运转 时间.
各自 输出 cell 能 是 配置 为 输出 极性. 这
输出 能 是 也 起作用的 高或者 起作用的 低. 这个 option 是
控制 用 architecture 位 ‘c0’.
along 和 这个 增加 在 函数的 密度, 这 cypress
pldc20g10 提供 更小的-电源 运作 通过 这 使用
的 cmos 技术 和 增加 testability 和 一个 寄存器
preload 特性.
选择 手册
I
CC
(毫安) t
PD
(ns) t
S
(ns) t
CO
(ns)
Generic
部分 号码 com/ind Mil com/ind Mil com/ind Mil com/ind Mil
20G10B–15 70 15 12 10
20G10B–20 70 100 20 20 12 15 12 15
20G10B–25 100 25 18 15
20G10–25 55 25 15 15
20G10–30 80 30 20 20
20G10–35 55 35 30 25
20G10–40 80 40 35 25
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com