sep.1998
2. half-桥 测试 电路 和
切换 时间 定义.
图示 6.10 显示 这 stan-
dard half-桥 测试 电路 和
切换 波形. 转变-
ing 时间 和 fwdi 恢复
特性 是 定义 作
显示 在 这个 图示.
3. overcurrent 和
短的-电路 测试
I
trip
水平 和 定时 specifica-
tions 在 短的 电路 和
overcurrent 是 定义 作
显示 在 图示 6.11. 用 使用
一个 fixed 加载 阻抗 这 sup-
ply 电压, v
CC
, 是 gradually
增加 直到 oc 和 sc trip
水平 是 reached.
预防措施:
一个. 在之前 应用 任何 主要的 总线
电压, v
CC
, 这 输入 termi-
nals 应当 是 牵引的 向上 用 re-
sistors 至 它们的 相应的
控制 供应 (或者 sxr) 管脚,
各自 输入 信号 应当 是
保持 在 止 状态, 和 这 con-
trol 供应 应当 是 提供.
之后 这个, 这 指定 在 和
止 水平的 为 各自 输入 信号
应当 是 应用. 这 控制
供应 应当 也 是 应用
至 这 非-运行 arm 的 这
单元 下面 测试 和 输入
的 这些 arms 应当 是 保持
至 它们的 止 状态.
b. 当 performing oc 和 sc
tests 这 应用 电压, v
CC
,
必须 是 较少 比 v
cc(prot)
和 这 转变-止 surge 电压
尖刺 必须 不 是 允许 至
上升 在之上 这 v
CES
比率 的
这 设备. (这些 tests 必须
不 是 attempted 使用 一个
曲线 tracer.)
+
I
C
INTEGRATED
GATE
CONTROL
电路
整体的
GATE
CONTROL
电路
+
+
t
d (在)
I
CIN
(t
在
=
t
d
(
在
)
+
t
r
)
t
r
t
d (止)
(t
止
=
t
d
(止)
+
t
f
)
t
f
t
c (止)
t
c (在)
10%
90%
10%
90%
I
C
t
rr
I
rr
V
CE
I
C
V
CE
OFF
信号
ON
脉冲波
V
CC
V
D
V
D
图示 6.10 half-桥 测试 电路 和 切换 时间 定义
ON
脉冲波
SC
OC
INPUT
信号
NORMAL
运作
OVER
电流
SHORT
电路
V
C
ON
脉冲波
R*
r 是 sized 至 cause
sc 和 oc 情况
*
V
CC
+
t
止
(oc)
I
C
INTEGRATED
GATE
CONTROL
电路
SC
OC
SC
OC
I
C
I
C
I
C
图示 6.11 在-电流 和 短的-电路 测试 电路
mitsubishi 半导体 电源 modules mos
使用 intelligent 电源 modules
: 点此下载
