首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:558941
 
资料名称:CY7C09449PV-AC
 
文件大小: 942.46K
   
说明
 
介绍:
128 Kb Dual-Port SRAM with PCI Bus Controller (PCI-DP)
 
 


: 点此下载
  浏览型号CY7C09449PV-AC的Datasheet PDF文件第8页
8
浏览型号CY7C09449PV-AC的Datasheet PDF文件第9页
9
浏览型号CY7C09449PV-AC的Datasheet PDF文件第10页
10
浏览型号CY7C09449PV-AC的Datasheet PDF文件第11页
11

12
浏览型号CY7C09449PV-AC的Datasheet PDF文件第13页
13
浏览型号CY7C09449PV-AC的Datasheet PDF文件第14页
14
浏览型号CY7C09449PV-AC的Datasheet PDF文件第15页
15
浏览型号CY7C09449PV-AC的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
cy7c09449pv-交流
文档 #: 38-06061 rev. *a 页 12 的 50
cesses 在 它的 自己的 pci 配置 空间. 控制 originates
从 这 local 总线 使用 这 cy7c09449pv 直接 进入
执行 作 一个 host 桥 设备. 类型 0 和 类型 1 pci con-
figuration commands 将 是 发生 用 这
cy7c09449pv. 为 详细信息, 看 这 直接 进入 和 host
桥 描述 在 这 cy7c09449pv 行动 部分.
配置 读 c/是
[3:0] = 0xa
配置 写 c/是
[3:0] = 0xb
中断 acknowledge 和 特定的 循环 是 supported 在
主控 循环. 作 一个 目标, 非 action 是 执行 用 这
cy7c09449pv.
中断 acknowledgec/是
[3:0] = 0x0
特定的 循环 c/是
[3:0] = 0x1
这 下列的 command 是 不 supported, 一个 目标 进入 将
结果 在 非 回馈 用 这 cy7c09449pv 作 每 这 pci
规格.
双-地址 循环 c/是
[3:0] = 0xd
这 下列的 commands 是 pci 保留 和 是 不 re-
sponded 至 作 每 pci 规格.
保留 c/是
[3:0] = 0x4
保留 c/是
[3:0] = 0x5
保留 c/是
[3:0] = 0x8
保留 c/是
[3:0] = 0x9
pci i/o pointers
utilization 的 pci i/o 进入 是 不 一般地 推荐 用
这 pci 特定的 interest 组. 新 系统 设计 应当
使用 这 pci 记忆 进入 相当 比 pci i/o 进入. 在
一般, 这个 是 提供 作 一个 支持 至 legacy 系统. 这
cy7c09449pv 根基 地址 寄存器 1 (bar1) 是 这 补偿
涉及 为 pci i/o 进入 至 这个 设备.
i/o 地址 pointer
地址: 0x1 - 0x0
default 值: unknown, 不 initialized
写-仅有的
这 值 写 至 这个 location 是 这 补偿 在 这
cy7c09449pv 记忆 编排. 位 15 是
don't 小心.
i/o 数据 pointer
地址: 0x7 - 0x4
default 值: unknown, 不 initialized
读/写
在之上 一个 写 至 这 pointer, 这 数据 将要 是 写 至 这
location 在 这 cy7c09449pv 记忆 编排 指定 用 这
内容 的 这 i/o 地址 pointer. 如果 一个 i/o 读 进入 至 这
pointer, 然后 这 数据 在 这 location 在 这 cy7c09449pv
记忆 编排 这个 是 指定 用 这 内容 的 这 i/o ad-
dress pointer 将要 是 returned.
local 总线
一般 描述
这 cy7c09449pv 提供 一个 configurable local 处理器
总线 接口 这个 能 提供 直接 连接 至 一些
处理器 类型. 这 接口 是 同步的 至 这 clkin
信号. 这 clkin 信号 能 是 系 至 这 local 处理器's
时钟, 一个 derivative, 或者 一个 独立 时钟 源. 至 run 这
local 接口 在 pci 时钟 speeds, 任何 一个 的 这
pclkout[2:0] 管脚 应当 是 连接 至 clkin.
这 基本 local 处理器 总线 transaction 组成 的 一个 ad-
dress 阶段, followed 用 一个 或者 更多 数据 阶段. 这 inter-
面向 信号 是 一般地 分隔 在 那些 信号 那 qual-
ify 这 地址 阶段 (ale, strobe
, 选择, 读,
, 和 adr[14:2]), 和 那些 那 qualify 数据 阶段,
(rdy_在
, rdy_在, blast, 是[3:0], 和 dq[31:0]). 这
cy7c09449pv 驱动 rdy_输出
至 信号 这 需要 为 wait
states 在 这 local 处理器 总线 作 好 作 一个 indication 的
有效的 数据 在 dq[31:0] 在 读 进入 的 这
cy7c09449pv. 便条 那 一些 的 这 cy7c09449pv local
总线 信号 有 configurable 极性. 这些 是: ale,
BLAST
, rdy_输出, 和 strobe. 也, 这 读
信号 有 特定的 联合的 信号 模式.
这 基本 local-总线 循环 开始 和 这 地址 阶段. 这
地址 阶段 是 定义 作 两个都 strobe
和 选择交流-
tive 在 这 rising 边缘 的 clkin. 也 抽样 在 这个 时间 是
这 读
和 写信号 至 决定 如果 这 进入 是 一个
读 或者 写. 如果 这 进入 是 一个 读, 然后 这 cy7c09449pv
将 begin 驱动 这 dq 总线 在 这 next clkin rising 边缘.
那里 是 二 方法 至 得到 一个 地址 在 这 cy7c09449pv.
和 ale 系 起作用的, 这 地址 是 latched 在 这 地址
阶段. 那 是, 当 strobe
和 选择是 起作用的, 这
地址 在 这 adr[14:2] 管脚 是 latched 在 这 rising 边缘 的
clkin. 这 第二 方法 是 至 使用 这 trailing 边缘 的 ale 至
获得 这 地址. 这 cy7c09449pv 安静的 needs 一个 有效的 ad-
dress 阶段 (strobe
和 选择起作用的 在 这 rising 边缘
的 clkin) 在之前 它 将 begin 处理 这 地址. 一个 有效的
和 稳固的 地址 必须 出现 在之前 这 trailing 边缘 的 ale
和 在之前 这 rising 边缘 的 clkin 在哪里 strobe
选择
是 起作用的.
之后 这 地址 阶段 来到 wait states 和 数据 阶段.
这 strobe
信号 能 是 起作用的 或者 inactive 在 wait 和
数据 阶段. 一个 数据 阶段 occurs 当 这 rdy_在
rdy_在 输入 和 这 rdy_输出
输出 是 所有 起作用的 在 这
rising 边缘 的 clkin. 如果 任何 准备好 信号 是 inactive, 然后 这
next 时钟 循环 是 一个 wait 状态. 这 是
[3:0] 管脚 是 抽样
在 这 数据 阶段 的 写 循环 至 决定 这个 数据
字节 是 至 是 写. 这 数据 在 这 dq 管脚 是 也 latched
在 这个 时间.
这 blast
信号 是 抽样 在 这 数据 阶段 至 deter-
mine 如果 这 last 数据 阶段 是 occurring. 在 一个 模式, 一个 inac-
tive 水平的 在 这 数据 阶段 indicates 那 那里 是 更多
数据 阶段 在 这 transaction 和 那 这 地址 那 是
captured 在 这 地址 阶段 应当 是 updated. 当
BLAST
是 起作用的 在 这 数据 阶段, 它 indicates 那 这个 是
这 last 数据 阶段 的 这 transaction. 在 这 其它 模式,
BLAST
是 起作用的 在 每 数据 阶段 和 变得 inactive 在
这 终止 的 这 last 数据 阶段. 在 两个都 具体情况, 如果 这 进入 是
一个 读, 然后 这 cy7c09449pv 将 停止 驱动 这 dq 总线
synchronously 和 这 rising 边缘 的 clkin 为 那 数据
阶段.
接口 定义
8-位 接口
这 8-位 接口 选项 是 选择 用 设置 位 bw[1:0] =
'00' 在 这 local 总线 配置 寄存器. 仅有的 数据 线条
dq[7:0] 是 使用. 这 unused portion 的 这 数据 总线,
dq[31:8] 必须 是 系 高 或者 低; 这 位 不能 是 left
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com