st16c654/654d
2.97v 至 5.5v 四方形 uart 和 64-字节 先进先出
rev. 5.0.0
9
2.0 函数的 描述
2.1 cpu 接口
这 cpu 接口 是 8 数据 位 宽 和 3 地址 线条 和 控制 信号 至 execute 数据 总线 读 和
写 transactions. 这 654 数据 接口 支持 这intel 兼容 类型的 cpus 和 它 是兼容 至
这 工业 标准 16c550 uart. 非 时钟 (振荡器 也不 外部 时钟) 是 必需的 至 运作 一个 数据 总线
transaction. 各自 总线 循环 是 异步的 使用 cs# 一个-d, ior# 和 iow# 或者 cs#, r/w#, a4 和 a3 inputs.
所有 四 uart 途径 share 这 一样 数据 总线 为 host 行动. 一个 典型 数据 总线 interconnection 为
intel 和 motorola 模式 是 显示 在图示 4.
F
IGURE
4. st16c654/654d t
YPICAL
I
NTEL
/m
OTOROLA
D
ATA
B
美国
I
NTERCONNECTIONS
9&放大;&放大;
9&放大;&放大;
'65$
&放大;76$
576$
'75$
5;$
7;$
5,$
&放大;'$
*1'
$
$
$
8$57b&放大;6$
8$57b&放大;6%
,25
,2:
'
'
'
'
'
'
'
'
$
$
$
&放大;6$
&放大;6%
'
'
'
'
'
'
'
'
,25
,2:
8$57
&放大;kdqqho $
8$57
&放大;kdqqho %
8$57b,17%
8$57b,17$
,17%
,17$
8$57b5(6(7 5(6(7
6HULDO ,qwhuidfh RI
56
6HULDO ,qwhuidfh RI
56
Intel 数据 总线 (16 模式) Interconnections
8$57
&放大;kdqqho &放大;
8$57
&放大;kdqqho '
6LPLODU
WR &放大;k $
6LPLODU
WR &放大;k $
6LPLODU
WR &放大;k $
8$57b,17'
8$57b,17&放大;
,17'
,17&放大;
8$57b&放大;6&放大;
8$57b&放大;6'
&放大;6&放大;
&放大;6'
9&放大;&放大;
9&放大;&放大;
9&放大;&放大;
*1'
$
$
$
8$57b&放大;6
$
5:
'
'
'
'
'
'
'
'
$
$
$
&放大;6$
&放大;6%
'
'
'
'
'
'
'
'
,25
,2:
8$57b,54
,17%
,17$
5(6(7
6HULDO ,qwhuidfh RI
56
6HULDO ,qwhuidfh RI
56
0RWRUROD 'dwd %XV 0RGH ,QWHUFRQQHFWLRQV
9&放大;&放大;
8$57b5(6(7
QRFRQQHFW
'65$
&放大;76$
576$
'75$
5;$
7;$
5,$
&放大;'$
8$57
&放大;kdqqho $
8$57
&放大;kdqqho %
8$57
&放大;kdqqho &放大;
6LPLODU
WR &放大;k $
6LPLODU
WR &放大;k $
6LPLODU
WR &放大;k $
,17&放大;
QRFRQQHFW
,17'
QRFRQQHFW
$ &放大;6&放大;
&放大;6'
9&放大;&放大;
8$57
&放大;kdqqho '
: 点此下载
