atf1508as/z
12
电源 向下 模式
这 atf1508as 包含 二 管脚 为 optional 管脚 con-
trolled 电源 向下 特性. 当 这个 模式 是 使能, 这
pd 管脚 acts 作 这 电源 向下 管脚. 当 这 pd1 和
pd2 管脚 是 高, 这 设备 供应 电流 是 减少 至
较少 比 3 毫安. 在 电源 向下, 所有 输出 数据 和
内部的 逻辑 states 是 latched 和 使保持. 因此, 所有
注册 和 combinatorial 输出 数据 仍然是 有效的. 任何
输出 这个 是 在 一个 hi-z 状态 在 这 onset 将 仍然是
在 hi-z. 在 电源 向下, 所有 输入 信号 除了 这
电源 向下 管脚 是 blocked. 输入 和 i/o 支撑 latches
仍然是 起作用的 至 insure 那 管脚 做 不 float 至 indetermi-
nate 水平, 更远 减少 系统 电源. 这 电源
向下 管脚 特性 是 使能 在 这 逻辑 设计 文件. 设计
使用 也 电源 向下 管脚 将 不 使用 这 pd 管脚 逻辑
排列 输入. 不管怎样, 所有 其它 pd 管脚 作 macrocell
resources 将 安静的 是 使用, 包含 这 buried 反馈
和 foldback 产品 期 排列 输入.
注释: 1. 为 慢 回转 输出, 增加 t
SSO
.
2. 管脚 或者 产品 期.
电源 向下 交流 特性
(1)(2)
标识 参数
-7 -10 -15 -20 -25
单位MinMaxMinMaxMinMaxMinMaxMinMax
t
IVDH
有效的 i, i/o 在之前 pd 高 7 10 15 20 25 ns
t
GVDH
ValidOE
(2)
在之前 pd 高 7 10 15 20 25 ns
t
CVDH
有效的 时钟
(2)
在之前 pd 高 7 10 15 20 25 ns
t
DHIX
i, i/o don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DHGX
OE
(2)
don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DHCX
时钟
(2)
don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DLIV
pd 低 至 有效的 i, i/o 1 1 1 1 1
µ
s
t
DLGV
pd 低 至 有效的 oe (管脚 或者 期) 1 1 1 1 1
µ
s
t
DLCV
pd 低 至 有效的 时钟 (管脚 或者 期) 1 1 1 1 1
µ
s
t
DLOV
pd 低 至 有效的 输出 1 1 1 1 1
µ
s
: 点此下载
