sn74act16374q-ep
16-位 d-类型 边缘-triggered flip-flop
和 3-状态 输出
scas679b – 将 2002 – 修订 july 2002
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
控制 baseline
– 一个 组装/测试 站点, 一个 fabrication
站点
D
扩展 温度 效能 的
–40
°
c 至 125
°
C
D
增强 diminishing 制造
来源 (dms) 支持
D
增强 产品 改变 通告
D
资格 pedigree
†
D
成员 的 这 德州 器械
Widebus
家族
D
输入 是 ttl-电压 兼容
D
3-状态 总线 驱动 真实 输出
D
流动-通过 architecture optimizes
pcb 布局
D
distributed v
CC
和 地 管脚 降低
高-速 切换 噪音
†
组件 资格 在 一致 和 电子元件工业联合会 和 工业
standards 至 确保 可依靠的 运作 在 一个 扩展
温度 范围. 这个 包含, 但是 是 不 限制 至, 高级地
accelerated 压力 测试 (hast) 或者 片面的 85/85, 温度
循环, autoclave 或者 unbiased hast, electromigration, bond
intermetallic 生命, 和 模型 复合 生命.
描述
这 sn74act16374q-ep 是 一个 16-位
边缘-triggered d-类型 flip-flop 和 3-状态
输出, 设计 specifically 为 驱动 高级地
电容的 或者 相当地 低-阻抗 负载. 它 是
特别 合适的 为 implementing 缓存区
寄存器, i/o 端口, 双向的 总线 驱动器, 和
working 寄存器.
这个 设备 能 是 使用 作 二 8-位 flip-flops 或者 一个 16-位 flip-flop. 在 这 积极的 转变 的 这 时钟 (clk)
输入, 这 q 输出 的 这 flip-flop 引领 在 这 逻辑 水平 设置 向上 在 这 数据 (d) 输入.
一个 输出-使能 (oe
) 输入 能 是 使用 至 放置 这 输出 在 也 一个 正常的 逻辑 状态 (高 或者 低 逻辑
水平) 或者 这 高-阻抗 状态. 在 这 高-阻抗 state, 这 输出 neither 加载 也不 驱动 这 总线 线条
significantly. 这 高-阻抗 状态 提供 这 能力 至 驱动 总线 线条 在 一个 总线-有组织的 系统,
没有 需要 为 接口 或者 pullup 组件. oe
做 不 影响 这 内部的 行动 的 这 flip-flop. old
数据 能 是 retained 或者 新 数据 能 是 entered 当 这 输出 是 在 这 高-阻抗 状态.
订货 信息
T
一个
包装
‡
可订购
部分 号码
顶-一侧
标记
–40
°
c 至 125
°
C ssop – dl 录音带 和 卷轴 SN74ACT16374QDLREP ACT16374QEP
‡
包装 绘画, 标准 包装 数量, 热的 数据, 符号化, 和 pcb 设计 指导原则 是
有 在 www.德州仪器.com/sc/包装.
版权
2002, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
widebus 是 一个 商标 的 德州 器械.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1OE
1Q1
1Q2
地
1Q3
1Q4
V
CC
1Q5
1Q6
地
1Q7
1Q8
2Q1
2Q2
地
2Q3
2Q4
V
CC
2Q5
2Q6
地
2Q7
2Q8
2OE
1CLK
1D1
1D2
地
1D3
1D4
V
CC
1D5
1D6
地
1D7
1D8
2D1
2D2
地
2D3
2D4
V
CC
2D5
2D6
地
2D7
2D8
2CLK
dl 包装
(顶 视图)
: 点此下载
