© 2002 quicklogic 公司
www.quicklogic.com
5
•
•
•
•
•
•
ql4009 quickram 数据 薄板 rev b
图示 4: quickram 单元
表格 2: 内存 cell 同步的 写 定时
标识 参数
传播 延迟 (ns)
输出
1 2 3 4 5
t
SWA
wa 建制 时间 至 wclk 1.0 1.0 1.0 1.0 1.0
t
HWA
wa 支撑 时间 至 wclk 0.0 0.0 0.0 0.0 0.0
t
SWD
wd 建制 时间 至 wclk 1.0 1.0 1.0 1.0 1.0
t
HWD
wd 支撑 时间 至 wclk 0.0 0.0 0.0 0.0 0.0
t
SWE
我们 建制 时间 至 wclk 1.0 1.0 1.0 1.0 1.0
t
HWE
我们 支撑 时间 至 wclk 0.0 0.0 0.0 0.0 0.0
t
WCRD
wclk 至 rd (wa=ra)
一个
一个. 陈述 定时 为 worst 情况 传播 延迟 在 处理 变化 在 v
CC
= 3.3 v 和
T
一个
= 25
°
c. 乘以 用 这 适合的 延迟 因素, k, 为 速 等级, 电压 和 温度
settings 作 指定 在 这 运行 范围.
5.0 5.3 5.6 5.9 7.1
表格 3: 内存 cell 同步的 读 定时
标识 参数
传播 延迟 (ns)
输出
逻辑 cells 1 2 3 4 5
t
SRA
ra 建制 时间 至 rclk 1.0 1.0 1.0 1.0 1.0
t
HRA
ra 支撑 时间 至 rclk 0.0 0.0 0.0 0.0 0.0
t
SRE
re 建制 时间 至 rclk 1.0 1.0 1.0 1.0 1.0
t
HRE
re 支撑 时间 至 rclk 0.0 0.0 0.0 0.0 0.0
t
RCRD
rclk 至 rd
一个
一个. 陈述 定时 为 worst 情况 传播 延迟 在 处理 变化 在 v
CC
= 3.3 v 和
ta = 25
°
c. 乘以 用 这 适合的 延迟 因素, k, 为 速 等级, 电压 和 温度
settings 作 指定 在 这 运行 范围.
4.0 4.3 4.6 4.9 6.1
WA
WD
我们
WCLK
RE
RCLK
RA
RD
[8:0]
[17:0]
[8:0]
[17:0]
MODE ASYNCRD
[1:0]