rda012m4 数据手册
ds_0012pb1-2805
rockwell scientific reserves 这 正确的 至 制造 改变 至它的 产品 规格 在 任何 时间 没有 注意.
这 信息 陈设 在此处 是 相信 至 是 精确; 不管怎样, 非 责任 是 assumed 为 它的 使用.
页 8 的 12
信号 描述
高 速 输入 时钟
.
这 rda012m4 高-速 时钟 输入 是
差别的 和 能 是 驱动 从 典型 ecl
电路. 也 一个 差别的 sinusoidal 时钟 能
是 使用. 这 hclkip 和 hclkin 输入, 是
内部 terminated 和 50
Ω
至 vtt 这个
应当 是 连接 至 一个 好 decoupled –2.0
volt 供应. 自从 这 muxdac's 输出 阶段
噪音 是 直接地 related 至 这 输入 时钟 噪音
和 jitter, 一个 低-jitter 时钟 源 是 完美的. 这
内部的 时钟 驱动器 发生 非常 little 增加
jitter (~100fs). 一个 500mhz muxdac 输出
要求 一个 白 噪音 induced 时钟 jitter 的
较少 比 250fs 为 一个 10-位 相等的, 62db
sndr.
数据 输入
.
这 数据 输入 是 3.3v nmos-兼容.
这 数据 是 interleaved 符合 至 重大的
位. 为 例子, consecutive 数据 管脚 将
出现 作 dia0, dib0, dic0, did0, dia1, dib1,
等
输出 时钟
.
输出 时钟 lclkop 和 lclkon 是
有提供的 为 这 dsp/fpga/asic. 它们 是
lvds 一致的 和 needs 至 是 terminated
和 一个 100
Ω
电阻 在 front 的 这 接到
缓存区 或者 这 接到 管脚 的 这 asic/dsp.
为 应用 convenience, 这 数据 输入's
建制 和 支撑 时间 是 指定 和 遵守 至
这 lclko. 它 应当 是指出 那 lclkop 和
lclkon 是 驱动 用 这 muxdac 和 这
波形 的 这些 信号 是 更好的 定义 在
这 接受者 终止; 那 是, near 这 asic/dsp
碎片 那 提供 这 输入 数据 为 这
muxdac. 这 系统 设计者 应当
考虑 这 延迟 有关联的 和 这 信号
routing 在 这 系统's 定时 budget.
在 图示 6, 这 建制 和 支撑 时间 的 这 lclk
至 数据 转变 是 定义 在 这 muxdac
一侧. 数据 transitions 的 这 数据 输入 有 至
出现 在 这 "有效的 数据 转变 window."
这 定时 余裕 seen 从 这 muxdac 是
T
P
-t
S
在哪里 t
P
是 这 lclko 时期 和 t
S
是
这 建制 时间, 假设 那 这 asic 碎片
takes lclko 作 这 时钟 输入 和 它的 输出
是 latched 在 这 下落 边缘 的 这 时钟.
从 这 asic/dsp 终止, 不管怎样, 这 定时
余裕 是 decreased 用 这 数量 equal 至 这
总 的 这 数据 延迟 和 时钟 延迟 在
这 二 碎片, 作 指出 在 这 更小的 部分 的 这
图解.
相似物 输出
.
这 输出 outp 和 outn 应当 两个都 是
连接 though 一个 50
Ω
电阻 至 地面.
这个 将 给 一个 全部-规模振幅 的 0.6 volt
(两个都 输出 必须 是 terminated), 1.2 volt
differentially. 这 输出 一般 模式 能 是
changed 用 terminating 这 加载 电阻器 至 一个
不同的 电压. 不管怎样, 这 设备 是
优化 至 执行 最好的 当 连接 至 一个
电压 在 0 和 1 volt. 为 可依靠的
运作, 这 输出 末端 电压 应当
不 超过 3 伏特.
涉及
.
vrefa 是 提供 为 增加 控制 的 这 全部-
规模 振幅 输出. 这 内部的 涉及
电路 是 设计 至 提供 -2.0 伏特, 这个
能 改变 向上 至 ±5% 作 这 供应 电压
和/或者 运行 温度 改变. 如果 这
用户 prefers 准确地 控制 这 输出 全部-
规模 信号, 一个 外部 电压 涉及 和
低 输出 阻抗 至 override 这 内部的
涉及 应当 是 使用. 这 输出 全部-规模
电压 跟随 这 relationship v
FS
= 0.3xv
REF
.
便条 那 这 muxdac 是 优化 至 有 这
最好的 效能 和 一个 涉及 电压 的 -
2.0 伏特. 这 输出 resistance 的 这 涉及
node 是 560
Ω
±10%. vrefd 准许 调整 的
这 数字的 电路系统 偏差 要点 为 varying 输入
电压 swings. 在 大多数 具体情况, vrefd 应当
是 绕过 至 地.
: 点此下载
