ADS7846
4
SBAS125H
www.德州仪器.com
管脚 配置
顶 视图 ssop, tssop
顶 视图 VFBGA
1
2
3
4
5
6
7
8
+V
CC
X+
Y+
X
–
Y
–
地
V
BAT
AUX
DCLK
CS
DIN
BUSY
DOUT
PENIRQ
+V
CC
V
REF
16
15
14
13
12
11
10
9
ADS7846
NC
NC一个
21
3 4 5 6 7
DCLK
+V
CC
+V
CC
X+
Y+
PENIRQ
+V
CC
V
REF
AUX
CS DIN BUSY DOUT
X
–
Y
–
地 地 V
BAT
NC
NC
NC
NC
NC
B
C
D
E
F
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC NC
NC
NC
NC
NC
NCNC
NCG
BUSY
DIN
CS
DCLK
AUX
V
BAT
地
Y
–
1
2
3
4
12
11
10
9
ADS7846
DOUT
PENIRQ
+V
CC
V
REF
16
15
14
13
+V
CC
X+
Y+
X
–
5
6
7
8
顶 视图 QFN
ssop 和
tssop 管脚 # vfbga 管脚 # qfn 管脚 # 名字 描述
1 b1 和 c1 5 +V
CC
电源 供应
2 D1 6 X+ x+ 位置 输入
3 E1 7 Y+ y+ 位置 输入
4G28X
–
X
–
位置 输入
5G39Y
–
Y
–
位置 输入
6 g4 和 g5 10 地 地面
7G611V
BAT
电池 监控 输入
8 E7 12 AUX auxiliary 输入 至 模数转换器
9D713V
REF
电压 涉及 输入/输出
10 C7 14 +V
CC
数字的 i/o 电源 供应
11 B7 15
PENIRQ
pen 中断. 打开 anode 输出 (需要 10k
Ω
至 100k
Ω
拉-向上 电阻 externally).
12 A6 16 DOUT 串行 数据 输出. 数据 是 shifted 在 这 下落 边缘 的 dclk. 这个 输出 是 高
阻抗 当
CS
是 高.
13 A5 1 BUSY busy 输出. 这个 输出 是 高 阻抗 当
CS
是 高.
14 A4 2 DIN 串行 数据 输入. 如果
CS
是 低, 数据 是 latched 在 rising 边缘 的 dclk.
15 A3 3
CS
碎片 选择 输入. 控制 转换 定时 和 使能 这 串行 输入/输出 寄存器.
CS
高 = 电源-向下 模式 (模数转换器 仅有的).
16 A2 4 DCLK 外部 时钟 输入. 这个 时钟 runs 这 sar 转换 处理 和 synchronizes 串行 数据
i/o.
管脚 描述
: 点此下载
