首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:586318
 
资料名称:RTL8139B
 
文件大小: 657.04K
   
说明
 
介绍:
REALTEK SINGLE CHIP FAST ETHERNET CONTROLLER WITH POWER MANAGEMENT
 
 


: 点此下载
  浏览型号RTL8139B的Datasheet PDF文件第2页
2
浏览型号RTL8139B的Datasheet PDF文件第3页
3
浏览型号RTL8139B的Datasheet PDF文件第4页
4
浏览型号RTL8139B的Datasheet PDF文件第5页
5

6
浏览型号RTL8139B的Datasheet PDF文件第7页
7
浏览型号RTL8139B的Datasheet PDF文件第8页
8
浏览型号RTL8139B的Datasheet PDF文件第9页
9
浏览型号RTL8139B的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rtl8100b(l)
2001-11-9 rev.1.41
6
4. 管脚 描述
4.1 电源 管理/分开 接口
标识 类型 管脚 非 描述
PMEB
(pme#)
o/d 57
电源 管理 事件:
打开 流, 起作用的 低. 使用 用 这
rtl8100b(l) 至 要求 一个 改变 在 它的 电流 电源 管理
状态 和/或者 至 表明 那 一个 power 管理 事件 有 occurred.
ISOLATEB
(isolate#)
i 74
分开 管脚:
起作用的 低. 使用 至 分开 这 rtl8100b(l) 从 这 pci
总线. 这 rtl8100b(l) 做 不 驱动 它的 pci 输出 (excluding
pme#) 和 做 不 样本 它的 pci 输入 (包含 rst# 和
pciclk) 作 长 作 这 分开 管脚 是 asserted.
lwake o 64
lan wake-向上 信号:
这个 信号 是 使用 至 inform 这 motherboard
至 execute 这 wake-向上 处理. 这 motherboard 必须 支持
wake-在-lan (wol). 那里 是 4 choices 的 输出, 包含 起作用的
高, 起作用的 低, 积极的 脉冲波, 和 负的 脉冲波, 那 将 是 asserted
从 这 lwake 管脚. 请 谈及 至 这 lwact 位 在 这 config1
寄存器 和 这 lwptn 位 在 这 config4 寄存器 为 这 设置 的
这个 输出 信号. 这 default 输出 是 一个 起作用的 高 信号.
once 一个 pme 事件 是 received, 这 lwake 和 pmeb assert 在 这
一样 时间 当 这 lwpme (bit4, config4) 是 设置 至 0. 如果 这
lwpme 是 设置 至 1, 这 lwake asserts 仅有的 当 这 pmeb asserts
和 这 isolateb 是 低.
这个 管脚 是 一个 3.3v signaling 输出 管脚.
4.2 pci 接口
标识 类型 管脚 非 描述
ad31-0 t/s 86,87,89,91-95,100,
1,3-5,8-10,23-30,33,
36-38,41,42,44,45
pci 地址 和 数据 多路复用 管脚
c/be3-0 t/s 98,11,21,32 pci 总线 command 和 字节 使能 多路复用 管脚.
clk i 83
时钟:
这个 pci 总线 时钟 提供 定时 为 所有 transactions 和 总线
阶段, 和 是 输入 至 pci 设备. 这 rising 边缘 定义 这 开始 的
各自 阶段. 这 时钟 频率 ranges 从 0 至 40mhz. 为 正常的
网络 运作, 这 rtl8100b(l) 需要 一个 最小 pci 时钟
频率 的 16.75mhz.
devselb s/t/s 15
设备 选择:
作 一个 总线 主控, 这 rtl8100b (l) 样本 这个 信号
至 insure 那 一个 pci 目标 recognizes 这 destination 地址 为 这 数据
转移. 作 一个 目标, 这 rtl8100b(l) asserts 这个 信号 低 当 它
recognizes 它的 目标 地址 之后 frameb 是 asserted.
frameb s/t/s 12
循环 框架:
作 一个 总线 主控, 这个 管脚 indicates 这 beginning 和
持续时间 的 一个 进入. frameb 是 asserted 低 至 表明 这 开始 的 一个
总线 transaction. 当 frameb 是 asserted, 数据 转移 持续.
当 frameb 是 deasserted, 这 transaction 是 在 这 最终 数据 阶段.
作 一个 目标, 这 设备 monitors 这个 信号 在之前 解码 这 地址
至 审查 如果 这 电流 transaction 是 addressed 至 它.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com