ICS570A
乘法器 和 零 延迟 缓存区
mds 570a c 5 修订 102700 打印 11/14/00
整体的 电路 系统, inc .• 525 race 街道 • san jose • ca •95126• (408)295-9800tel •www.icst.com
推荐 电路:
VDD
地
输入
ICK
CLK
clk/2
ICLK
CLK
clk/2
x2 模式 (s1, s0 = 1, 1)
clk 反馈
x2 模式 (s1, s0 = 1, 0)
clk/2 反馈
CLK
clk/2
S1
S0
使用 clk 作 这 反馈 将 总是 结果 在 同步 rising edges 在 iclk 和 clk. 但是 这
clk/2 可以 是 一个 下落 边缘 对照的 和 iclk. 因此, wherever 可能, 我们 推荐 这 使用 的
clk/2 反馈. 这个 将 同步 这 rising edges 的 所有 3 clocks.
FBIN