ICS570A
乘法器 和 零 延迟 缓存区
mds 570a c 2 修订 102700 打印 11/14/00
整体的 电路 系统, inc .• 525 race 街道 • san jose • ca •95126• (408)295-9800tel •www.icst.com
管脚 分派
号码 名字 类型 描述
1 S1 I 选择 1 为 输出 时钟. 连接 至 地, vdd, 或者 float 每 解码 表格 在之上.
2 VDD P 连接 至 +3.3v 或者 +5v.
3 地 P 连接 至 地面.
4 ICLK CI 涉及 时钟 输入.
5 FBIN CI 反馈 时钟 输入.
6 S0 I 选择 0 为 输出 时钟. 连接 至 地, vdd, 或者 float 每 解码 表格 在之上.
7 CLK O 时钟 输出 每 表格 在之上.
8 clk/2 O 时钟 输出 每 表格 在之上. 低 skew 分隔 用 二 的 管脚 7 时钟.
管脚 描述
关键: ci = 时钟 输入, i = 输入, o = 输出, p = 电源 供应 连接
时钟 乘法器 解码 表格
(multiplies 输入 时钟 用 显示 数量)
0 = 连接 直接地 至 地面.
m = leave unconnected (自-biases 至 vdd/2).
1 = 连接 直接地 至 vdd.
*input 范围 和 clk 反馈 是 翻倍 那 为 clk/2.
fbin 从 clk fbin 从 clk fbin 从 clk/2 fbin 从 clk/2 iclk 输入 范围
S1 S0 CLK clk/2 CLK clk/2 fb 从 clk/2 *
#1 #6 管脚 # 7 管脚 # 8 管脚 # 7 管脚 # 8 (3.3v, mhz)
0 0 电源 向下 和 触发-状态 电源 向下 和 触发-状态 电源 向下 和 触发-状态 电源 向下 和 触发-状态
-
0 M x3 x1.5 x6 x3 2.5 至 25
0 1 x4 x2 x8 x4 2.5 至 19
M 0 x8 x4 x16 x8 2.5 至 9.5
M M x6 x3 x12 x6 2.5 至 12.5
M 1 x10 x5 x20 x10 2.5 至 7.5
1 0 x1 ÷2 x2 x1 5 至 75
1 M x16 x8 x32 x16 2.5 至 5
1 1 x2 x1 x4 x2 2.5 至 37.5
1 8
2
3
4
7
6
5
S1
地
CLK
VDD
FBIN
8 管脚 soic
ICLK
clk/2
S0
外部 组件
这 ics570a 需要 一个 0.01 µf 解耦 电容 至 是 连接 在 vdd 和 地. 它 必须
是 连接 关闭 至 这 ics570a 至 降低 含铅的 电感. 非 外部 电源 供应 过滤 是
必需的 为 这个 设备. 一个 27
Ω
terminating 电阻 能 是 使用 next 至 各自 输出 管脚.
: 点此下载
