飞利浦 半导体 产品 规格
83c751/87c751
80c51 8-位 微控制器 家族
2k/64 otp/只读存储器, i
2
c, 低 管脚 计数
1998 将 01
5
管脚 描述
管脚 非.
MNEMONIC
插件/
SSOP
LCC 类型 名字 和 函数
V
SS
12 14 I
电路 地面 潜在的
V
CC
24 28 I
供应 电压 在 正常的, 空闲, 和 电源-向下 运作.
p0.0–p0.2 8–6 9–7 i/o
端口 0:
端口 0 是 一个 3-位 打开-流, 双向的 端口. 端口 0 管脚 那 有 1s 写 至 它们 float,
和 在 那 状态 能 是 使用 作 高-阻抗 输入. 端口 0 也 serves 作 这 串行 i
2
C
接口. 当 这个 特性 是 使活动 用 软件, scl 和 sda 是 驱动 低 在 一致
和 这 i
2
c 协议. 这些 管脚 是 驱动 低 如果 这 端口 寄存器 位 是 写 和 一个 0 或者 如果 这 i
2
C
subsystem presents 一个 0. 这 状态 的 这 管脚 能 总是 是 读 从 这 端口 寄存器 用 这
程序.
至 遵守 和 这 i
2
c 规格, p0.0 和 p0.1 是 打开 流 双向的 i/o 管脚 和 这
电的 特性 列表 在 这 tables 那 follow. 当 这些 differ 从 “standard ttl”
特性, 它们 是 关闭 足够的 为 这 管脚 至 安静的 是 使用 作 一般-目的 i/o 在
非-i
2
c 产品. 端口 0 也 提供 alternate 功能 为 程序编制 这 非易失存储器
记忆 作 跟随:
6 7 n/一个
V
PP
(p0.2) –
程序编制 电压 输入. (看 便条 1.)
7 8 I
oe/pgm (p0.1) –
输入 这个 specifies 核实 模式 (输出 使能) 或者 这 程序 模式.
oe/pgm = 1 输出 使能 (核实 模式).
oe/pgm = 0 程序 模式.
8 9 I
asel (p0.0) –
输入 这个 indicates 这个 位 的 这 非易失存储器 地址 是 应用 至 端口 3.
asel = 0 低 地址 字节 有 在 端口 3.
asel = 1 高 地址 字节 有 在 端口 3 (仅有的 这 三 least 重大的 位 是 使用).
7 8 i/o
sda (p0.1) –
I
2
c 数据.
8 9 i/o
scl (p0.0) –
I
2
c 时钟.
p1.0–p1.7 13–20 15–20,
23, 24
i/o
端口 1:
端口 1 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 端口 1 管脚 那 有 1s 写
至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作 输入. 作 输入, 端口 1 管脚
那 是 externally 牵引的 低 将 源 电流 因为 的 这 内部的 拉-ups. (看 直流
电的 特性: i
IL
). 端口 1 serves 至 输出 这 addressed 非易失存储器 内容 在 这 核实
模式 和 accepts 作 输入 这 值 至 程序 在 这 选择 地址 在 这 程序
模式. 端口 1 也 serves 这 特定的 函数 特性 的 这 80c51 家族 作 列表 在下:
18 20 I
INT0(p1.5):
外部 中断.
19 23 I
INT1(p1.6):
外部 中断.
20 24 I
t0 (p1.7):
计时器 0 外部 输入.
p3.0–p3.7 5–1,
23–21
6, 4–1,
27–25
i/o
端口 3:
端口 3 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 端口 3 管脚 那 有 1s 写
至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作 输入. 作 输入, 端口 3 管脚
那 是 externally 正在 牵引的 低 将 源 电流 因为 的 这 拉-ups. (看 直流 电的
特性: i
IL
). 端口 3 也 功能 作 这 地址 输入 为 这 非易失存储器 记忆 location 至
是 编写程序 (或者 核实). 这 11-位 地址 是 多路复用 在 这个 端口 作 指定 用
p0.0/asel.
RST 9 11 I
重置:
一个 高 在 这个 管脚 为 二 机器 循环 当 这 振荡器 是 运动, resets 这 设备.
一个 内部的 diffused 电阻 至 v
SS
准许 一个 电源-在 重置 使用 仅有的 一个 外部 电容 至
V
CC
. 之后 这 设备 是 重置, 一个 10-位 串行 sequence, sent lsb 第一, 应用 至 reset, places
这 设备 在 这 程序编制 状态 准许 程序编制 地址, 数据 和 v
PP
至 是 应用 为
程序编制 或者 verification 目的. 这 重置 串行 sequence 必须 是 同步 和 这
x1 输入.
X1 11 13 I
结晶 1:
输入 至 这 反相的 振荡器 放大器 和 输入 至 这 内部的 时钟 发生器 电路.
x1 也 serves 作 这 时钟 至 strobe 在 一个 串行 位 stream 在 重置 至 放置 这 设备 在 这
程序编制 状态.
X2 10 12 O
结晶 2:
输出 从 这 反相的 振荡器 放大器.
便条:
1. 当 p0.2 是 在 或者 关闭 至 0v 它 将 影响 这 内部的 只读存储器 运作. 我们 推荐 那 p0.2 是 系 至 v
CC
通过 一个 小 pullup
(e.g., 2k
Ω
).
: 点此下载
