cmos 串行 e
2
PROM
s-93c46a
/
56A
/
66A
seiko 器械 公司
6
n
运作
说明 (在 这 顺序 的 开始-位, 操作指南, 地址, 和 data) 是 latched 至 di 在 同步 和 这 rising
边缘 的 sk 之后 cs 变得 高. 一个 开始-位 能 仅有的 是 公认的 当 这 高 的 di 是 latched 至 这 rising 边缘 的 sk
当 cs 变得 从 低 至 高, 它 是 impossible 为 它 至 是 公认的 作 长 作 di 是 低, 甚至 如果 那里 是 sk 脉冲 之后
cs 变得 高. 任何 sk 脉冲 输入 当 di 是 低 是 called "dummy clocks." dummy clocks 能 是 使用 至 调整 这
号码 的 时钟 循环 需要 用 这 串行 ic 至 相一致 那些 sent 输出 用 这 cpu. 操作指南 输入 finishes 当 cs
变得 低, 在哪里 它 必须 是 低 在 commands 在 t
CDS
.
所有 输入, 包含 di 和 sk 信号, 是 ignored 当 cs 是 低, 这个 是 保卫-用 mode.
1. 读
这 读 操作指南 读 数据 从 一个 指定 地址. 之后 a0 是 latched 在 这 rising 边缘 的 sk, 做 输出
改变 从 一个 高-阻抗 状态 (hi-z) 至 低 水平的 输出. 数据 是 continuously 输出 在 同步 和 这 上升
的 sk.
当 所有 的 这 数据 (d0) 在 这 指定 地址 有 被 读, 这 数据 在 这 next 地址 能 是 读 和 这 输入
的 另一 sk 时钟. 因此, 它 是 可能 为 所有 的 这 数据 地址 至 是 读 通过 这 持续的 输入 的 sk clocks
作 长 作 cs 是 高.
这 last 地址 (一个
ŸŸŸ
a1 a0 = 1
ŸŸŸ
11) rolls 在 至 这 顶 地址 (一个
ŸŸŸ
a1 a0 = 0
ŸŸŸ
00).
图示 5
读 定时 (s-93c56a)
图示 4
读 定时 (s-93c46a)
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
+1 一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
+2
D
15
D
15
D
14
D
14
D
13
D
14
hi-z
D
13
D
0
D
1
D
2
D
15
0
hi-z
一个
0
一个
1
一个
2
一个
3
一个
4
一个
5
01
1
282726
25
2423
121110987654321
444342414039
D
13
D
0
D
1
D
2
CS
SK
DI
做
一个
0
一个
6
12
452914
D
15
D
15
D
14
D
14
D
13 D
14
hi-z
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
+1
D
13
D
0
D
1
D
2
D
150
hi-z
一个
1
一个
2
一个
3
一个
4
一个
5
X011
2827262524
11
10987654321 4443424140
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
+2
D
13
D
0
D
1
13
CS
SK
DI
做