1996 Sep 27 9
飞利浦 半导体 产品 规格
数字的 video encoder (denc)
genlock-有能力
SAA7199B
定时
(看 图.3)
这 涉及 至 发生 内部的 clocks 从 llc 在
genlock 运作 和 saa7197 是 cref
CREF = .
在 这个 事件 输入 clksel 是 高 和 这 src-位 = 1.
在 非-genlock 运作 这 信号 从 clkin 是 使用
和 ldv 是 时钟 涉及 (输入 clksel = 0;
scr-位 = cpr-位 = 0).
管脚 llc 和 clkin 是 系 一起 当 非 切换
在 llc 和 clkin 是 应用. 在 图.3 它 是 assumed
那 llc 和 clkin 是 翻倍 这 pixel 时钟 频率
的 cref 和 ldv 各自.
cref 必须 是 在 这 一样 频率 (或者 常量 高
或者 低) 当 llc 是 在 pixel 时钟 频率. cpr-位 = 1
如果 clkin 是 在 pixel 时钟 频率.
这 缓冲 clko 信号 是 总是 delayed. llc 或者
clkin 信号 是 在 一致 和 clksel.
Mapping
这 方法 的 mapping 外部 控制 信号 在 至 这
内部的 总线 是 简单的. 这 mpu-总线 包含 这 信号
作 显示 在 表格 4 (names 在 碎片-内部的
命名法).
LLC
2
-----------
位 allocation
这 位 allocation 编排 (bam) 显示 这 单独的 控制
信号, 使用 至 控制 这 不同的 运算的 模式 的
这 电路. 这 i
2
c-总线 是 正常情况下 使用 为 控制.
这 saa7199b 也 有 一个 mpu-总线 接口 为 直接
微控制器 连接. 这 bam 显示 在 表格 6
resembles 这 i
2
c-总线 类型 但是 能 是 也 使用 为 这
并行的 总线; 这 控制 寄存器 是 indexed 从
00H 至 0fh. 自动-incrementation 是 应用.
数字的-至-相似物 转换器
这 转换器 使用 一个 结合体 的 电阻 chains 和
低-阻抗 输出 缓存区. 这 bottom 输出 电压
是 200 mv 至 减少 integral 非-线性 errors.
这 相似物 信号, 没有 加载 在 输出 管脚, 是 在
0.2 和 2.2 v. 图示 16 显示 这 应用 为
1.23 v/75
Ω
输出, 使用 这 串行 25 + 22
Ω
电阻器.
各自 数字的-至-相似物 转换器 有 它的 自己的 供应 管脚 为
这 目的 的 解耦. v
DDA4
是 这 供应 电压 为
这 电阻 chains 的 这 三 dacs. 这 精度 的 这个
供应 电压 直接地 influences 这 输出 amplitudes.
这 电流 cur 在 管脚 71 是 0.3 毫安 (v
DDA4
=5v;
R
64-71
=20k
Ω
); 一个 大 电流 改进 这 带宽
但是 增加 这 integral 非-线性.
表格 1
pixel relationships
表格 2
进入 至 这 控制 接口
起作用的 pixels
每 线条
地方 比率
(hz)
multiples 的 线条
频率
pixclk 输出 信号
(mhz)
结晶
(mhz)
640 (正方形的) 60 780 12.27 26.8
720 60 858 13.5 24.576
768 50 944 14.75 26.8
720 50 864 13.5 24.576
标识 描述
SDA I
2
c-总线 串行 数据 线条 (双向的)
SCL I
2
c-总线 时钟 线条
a1, a0 mpu-总线 地址 输入
r/
W 读/写 控制 输入
CS 碎片 选择 输入; I
2
c-总线 无能 当 低
GPSW 一般 目的 转变 输出 (位 的 控制 寄存器)
重置 重置 输入 信号; 起作用的-低