1995 sep 21 5
飞利浦 半导体 初步的 规格
数字的 video encoder (denc2-sq) SAA7187
LLC 38 线条-锁 时钟. 这个 是 这 24.54 mhz 或者 29.5 mhz 主控 时钟 为 这 encoder. 这
方向 是 设置 用 这 cdir 管脚.
CREF 39 时钟 涉及 信号. 这个 是 这 时钟 qualifier 为 dig-tv2 兼容 信号.
XTALO 40 结晶 振荡器 输出 (至 结晶).
XTALI 41 结晶 振荡器 输入 (从 结晶). 如果 这 振荡器 是 不 使用, 这个 管脚 应当 是 连接
至 地面.
V
DDD3
42 数字的 供应 电压 3
RTCI 43 real 时间 控制 输入. 如果 这 时钟 是 提供 用 一个 saa7191b, rtci 应当 是 连接
至 这 rtco 管脚 的 这 解码器 至 改进 这 信号 质量.
AP 44 测试 管脚. 连接 至 数字的 地面 为 正常的 运作.
SP 45 测试 管脚. 连接 至 数字的 地面 为 正常的 运作.
V
refL
46 更小的 涉及 电压 输入 为 这 dacs.
V
refH
47 upper 涉及 电压 输入 为 这 dacs.
V
DDA1
48 相似物 供应 电压 1 为 这 dacs 和 输出 amplifiers.
CHROMA 49 相似物 输出 的 这 chrominance 信号.
V
DDA2
50 相似物 供应 电压 2 为 这 dacs 和 输出 amplifiers.
Y 51 相似物 输出 的 这 luminance 信号.
V
SSA
52 相似物 地面 为 这 dacs 和 输出 amplifiers.
CVBS 53 相似物 输出 的 这 cvbs 信号.
V
DDA3
54 相似物 供应 电压 3 为 这 dacs 和 输出 amplifiers.
I
I
55 电流 输入 为 这 输出 amplifiers, 连接 通过 一个 15 k
Ω
电阻 至 v
DDA
.
V
DDA4
56 相似物 供应 电压 4 为 这 dacs 和 输出 amplifiers.
重置 57 重置 输入, 起作用的 低. 之后 重置 是 应用, 所有 输出 是 在 3-状态 输入 mode.
这 i
2
c-总线 接受者 waits 为 这 开始 情况.
DTACK 58 数据 acknowledge 输出 的 这 并行的 mpu 接口, 起作用的 低, 否则 高
阻抗.
R
w/scl 59 如果 管脚 68 (sel_mpu) 是 高, 这个 是 这 读/写 信号 的 这 并行的 mpu 接口,
否则 它 是 这 i
2
c-总线 串行 时钟 输入.
a0/sda 60 如果 管脚 68 (sel_mpu) 是 高, 这个 是 这 地址 信号 的 这 并行的 mpu 接口,
否则 它 是 这 i
2
c-总线 串行 数据 输入/输出.
cs/sa 61 如果 管脚 68 (sel_mpu) 是 高, 这个 是 这 碎片 选择 信号 的 这 并行的 mpu 接口,
否则 它 是 这 i
2
c-总线 从动装置 地址 选择 管脚. 低: 从动装置 地址 = 88h, 高 = 8ch.
V
SSD6
62 数字的 地面 6
vp3(0) 63
更小的 4 位 的 这 video 端口 vp3. 如果 管脚 68 (sel_mpu) 是 高, 这个 是 这 数据 总线 的 这
并行的 mpu 接口. 如果 它 是 低, 那里 能 是 多路复用 uv 线条 (422) 的 这 u-信号
(444) 的 这 video 输入.
vp3(1) 64
vp3(2) 65
vp3(3) 66
V
DDD4
67 数字的 供应 电压 4
sel_mpu 68 选择 mpu 接口 输入. 如果 它 是 高, 这 并行的 mpu 接口 是 起作用的, 否则 这
I
2
c-总线 接口 将 是 使用.
标识 管脚 描述
: 点此下载
