2001 将 30 9
飞利浦 半导体 初步的 规格
multistandard video 解码器 和 adaptive
comb filter 和 组件 video 输入
SAA7118
V
DDD5
73 D12 P 数字的 供应 电压 5 (附带的 cells)
ASCLK 74 N11 O 音频的 串行 时钟 输出
ALRCLK 75 P12 o/st/pd 音频的 left/正确的 时钟 输出; 能 是 strapped 至 供应 通过 一个 3.3 k
Ω
电阻
至 表明 那 这 default 24.576 mhz 结晶 (alrclk = 0; 内部的
拉-向下) 有 被 replaced 用 一个 32.110 mhz 结晶 (alrclk = 1);
注释 5 和 7
AMXCLK 76 M12 I 音频的 主控 外部 时钟 输入
ITRDY 77 N12 I 目标 准备好 输入 为 image 端口 数据
DNC0 78 P13 i/pu 做 不 连接, 保留 为 future extensions 和 为 测试: scan 输入
DNC16 79 N13 NC 做 不 连接, 保留 为 future extensions 和 为 测试
DNC17 80 N14 NC 做 不 连接, 保留 为 future extensions 和 为 测试
DNC19 81
−
NC 做 不 连接, 保留 为 future extensions 和 为 测试
DNC20 82
−
NC 做 不 连接, 保留 为 future extensions 和 为 测试
FSW 83 M13 i/pd 快 转变 (blanking) 和 内部的 拉-向下 inserts 组件 输入 在
cvbs 信号
ICLK 84 M14 i/o 时钟 输出 信号 为 image 端口, 或者 optional 异步的 后面的-终止
时钟 输入
IDQ 85 L13 O 输出 数据 qualifier 为 image 端口 (optional: gated 时钟 输出)
ITRI 86 L12 i/(o) image 端口 输出 控制 信号, affects 所有 输入 端口 管脚 inclusive iclk,
使能 和 起作用的 极性 是 下面 软件 控制 (位 IPE 在 subaddress
87h); 输出 path 使用 为 测试: scan 输出
IGP0 87 L14 O 一般 目的 输出 信号 0; image 端口 (控制 用 subaddresses
84H 和 85h)
V
SSD5
88 D11 P 数字的 地面 5 (附带的 cells)
IGP1 89 K13 O 一般 目的 输出 信号 1; image 端口 (控制 用 subaddresses
84H 和 85h)
IGPV 90 K14 O multi 目的 vertical 涉及 输出 信号; image 端口 (控制 用
subaddresses 84h 和 85h)
IGPH 91 K12 O multi 目的 horizontal 涉及 输出 信号; image 端口 (控制 用
subaddresses 84h 和 85h)
IPD7 92 K11 O msb 的 image 端口 数据 输出
IPD6 93 J13 O MSB
−
1 的 image 端口 数据 输出
IPD5 94 J14 O MSB
−
2 的 image 端口 数据 输出
V
DDD6
95 F12 P 数字的 供应 电压 6 (核心)
V
SSD6
96 F11 P 数字的 地面 6 (核心)
IPD4 97 H13 O MSB
−
3 的 image 端口 数据 输出
IPD3 98 H14 O MSB
−
4 的 image 端口 数据 输出
IPD2 99 H11 O MSB
−
5 的 image 端口 数据 输出
IPD1 100 G12 O MSB
−
6 的 image 端口 数据 输出
V
DDD7
101 H12 P 数字的 供应 电压 7 (附带的 cells)
IPD0 102 G14 O lsb 的 image 端口 数据 输出
标识
管脚
类型
(1)
描述
QFP160 BGA156
: 点此下载
