1998 将 15 7
飞利浦 半导体 产品 规格
video 输入 处理器 (vip) SAA7111
RES 32 23 O 重置 输出 (起作用的 低); sets 这 设备 在 一个 defined 状态.
所有 数据 输出 是 在 高 阻抗 状态. 这 i
2
c-总线 是 重置
(waiting 为 开始 情况) 便条 4.
CE 33 24 I 碎片 使能; 连接 至 地面 forces 一个 重置.
V
DD4
34 25 P 积极的 数字的 供应 电压 4 (+5 v).
V
SS4
35 26 地 数字的 地面 为 积极的 供应 电压 4.
n.c. 36
−−
不 连接.
n.c. 37
−−
不 连接.
HS 38 27 O horizontal 同步 输出 信号 (可编程序的); 这 positions 的 这
积极的 和 负的 slopes 是 可编程序的 在 8 llc increments
在 一个 完全 线条 (相等 64
µ
s) 通过 i
2
c-总线 字节 hsb 和 hss.
fine 位置 调整 在 2 llc increments 能 是 执行 通过
I
2
c-位 hdel1 和 hdel0.
RTS1 39 28 O 二 功能 输出; 控制 用 i
2
c-位 rtse1.
RTSE1 = 0: pal 线条 identifier (低 = pal 线条); indicates 这
inverted 和 非-inverted r
−
y 组件 为 pal 信号.
RTSE1 = 1: h-pll 锁 指示信号; 一个 高 状态 indicates 那 这
内部的 horizontal pll 有 锁.
RTS0 40 29 O 二 功能 输出; 控制 用 i
2
c-位 rtse0.
RTSE0 = 0: odd/甚至 field identification (高 = odd field).
RTSE0 = 1: vertical 锁 指示信号; 一个 高 状态 indicates 那 这
内部的 vnl 有 锁.
VS 41 30 O vertical 同步 输出 信号 (使能 通过 i
2
c-位 oehv); 这个 信号
indicates 这 vertical 同步 和 遵守 至 这 yuv 输出. 这 高
时期 的 这个 信号 是 大概 六 线条 如果 这 vertical 噪音
limiter (vnl) 函数 是 起作用的. 这 积极的 斜度 包含 这 阶段
信息 为 一个 deflection 控制.
HREF 42 31 O horizontal 涉及 输出 信号 (使能 通过 i
2
c-位 oehv); 这个
信号 是 使用 至 表明 数据 在 这 数字的 yuv 总线. 这 积极的
斜度 marks 这 beginning 的 一个 新 起作用的 线条. 这 高 时期 的
href 是 720 y 样本 长. href 能 是 使用 至 同步 数据
多路调制器/demultiplexers. href 是 也 呈现 在 这 vertical
blanking 间隔.
V
SS3
43 32 地 数字的 地面 为 积极的 供应 电压 3.
V
DD3
44 33 P 积极的 数字的 供应 电压 3 (+5 v).
vpo (15 至 10) 45 至 50 34 至 39 O 数字的 vpo-总线 (video 端口 输出) 输出 信号; 高等级的 位 的 这
16-位 yuv-总线 或者 这 16-位 rgb-总线 输出 signal. 这 输出 数据
比率, 这 format 和 multiplexing scheme 的 这 vpo-总线 是
控制 通过 i
2
c-位 ofts0 和 ofts1. 和 i
2
c-位 vipb = 1 这
六 msbs 的 这 digitized 输入 信号 (ad1 [7 至 2]) 是 连接 至
这些 输出.
V
SS2
51 40 地 数字的 地面 为 积极的 供应 电压 2.
V
DD2
52 41 P 积极的 数字的 供应 电压 2 (+5 v).
标识
管脚
i/o 描述
PLCC68 QFP64
: 点此下载
