1996 Jul 02 7
飞利浦 半导体 初步的 规格
高 效能 紧凑的
disc-recordable (cd-r) 控制
SAA7390
uc_ad2 51 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad2
uc_ad3 52 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad3
V
SS6
53
−
地面 6
uc_ad4 54 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad4
uc_ad5 55 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad5
uc_ad6 56 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad6
uc_ad7 57 i/o 微处理器 多路复用 地址/数据 总线; 位 uc_ad7
V
DD5
58
−
电源 供应 5
uc_la0 59 O latched 更小的 地址; 位 uc_la0
uc_la1 60 O latched 更小的 地址; 位 uc_la1
uc_la2 61 O latched 更小的 地址; 位 uc_la2
V
SS7
62
−
地面 7
uc_la3 63 O latched 更小的 地址; 位 uc_la3
uc_la4 64 O latched 更小的 地址; 位 uc_la4
uc_la5 65 O latched 更小的 地址; 位 uc_la5
uc_la6 66 O latched 更小的 地址; 位 uc_la6
uc_la7 67 O latched 更小的 地址; 位 uc_la7
V
SS8
68
−
地面 8
PCLK 69 O 33.8688 mhz 微处理器 时钟
V
DD6
70
−
电源 供应 6
ALE 71 I 地址 获得 使能
uc_wr 72 I 写 使能
uc_rd 73 I 读 使能
INT 74 O CMOS 中断 至 微控制器; 起作用的 低; 打开 流
uc_a8 75 I upper 地址; 位 uc_a8
uc_a9 76 I upper 地址; 位 uc_a9
uc_a10 77 I upper 地址; 位 uc_a10
sys_同步 78 I 系统 同步 从 基本 engine
uc_a11 79 I upper 地址; 位 uc_a11
uc_a12 80 I upper 地址; 位 uc_a12
uc_a13 81 I upper 地址; 位 uc_a13
com_同步 82 I 交流 同步 从 基本 engine
uc_a14 83 I upper 地址; 位 uc_a14
uc_a15 84 I upper 地址; 位 uc_a15
SD0 85 i/o 内部的 数据 总线; 位 SD0
V
DD6
86
−
电源 供应 6
SD1 87 i/o 内部的 数据 总线; 位 SD1
SD2 88 i/o 内部的 数据 总线; 位 SD2
V
SS9
89
−
地面 9
SD3 90 i/o 内部的 数据 总线; 位 SD3
SD4 91 i/o 内部的 数据 总线; 位 SD4
标识 管脚 i/o 类型 描述