1998 二月 26 10
飞利浦 半导体 产品 规格
数字的 伺服 处理器 和 紧凑的 disc
解码器 (cd7)
SAA7372
图.5 数据 slicer 表明 典型 应用 组件 (为 n = 1).
47 pf
22 nf
2.2 k
Ω
HFIN
HFREF
I
ref
ISLICE
22 k
Ω
100 nf
2.2 nf
HF
输入
结晶
时钟
DQ
DPLL
1/2v
DD
V
SSA
V
SS
V
SSA
mga368 - 1
V
DD
100
µ
一个
100
µ
一个
7.4 Demodulator
7.4.1 F
RAME 同步 保护
一个 翻倍 定时 系统 是 使用 至 保护 这 demodulator
从 erroneous 同步 patterns 在 这 串行 数据. 这
主控 计数器 是 仅有的 重置 如果:
•
一个 同步 coincidence 发现; 同步 模式 occurs
588
±
1 efm clocks 之后 这 previous 同步 模式
•
一个 新 同步 模式 是 发现 在里面
±
6 efm clocks 的
它的 预期的 位置.
这 同步 coincidence 信号 是 也 使用 至 发生 这
pll 锁 信号, 这个 是 起作用的 高 之后 1 同步
coincidence 建立, 和 重置 低 如果 在 61
consecutive frames 非 同步 coincidence 是 建立.
这 pll 锁 信号 能 是 accessed 通过 这 sda 或者
状态 管脚 选择 用 寄存器 2 和 7.
也 组成公司的 在 这 demodulator 是 一个 run 长度 2
(rl2) 纠正 电路. 每 标识 发现 作 rl2 将
是 pushed 后面的 至 rl3. 至 做 这个, 这 阶段 错误 的 两个都
edges 的 这 rl2 标识 是 对照的 和 这 纠正
是 executed 在 这 一侧 和 这 最高的 错误 probability.
7.4.2 EFM
DEMODULATION
这 14-位 efm 数据 和 subcode words 是 解码 在
8-位 symbols.