rev. prb | 页 8 的 40 | 12月 2003
adsp-ts202s 初步的 技术的 数据
link 端口 (lvds)
这 dsp’s 四 全部-duplex link端口 各自 provide 额外的
四-位 receive 和 四-位 transmit i/o 能力, 使用 低-
电压, 差别的-信号 (lvds) 技术. 和 这 abil-
ity 至 运作 在 一个 翻倍 数据 rate—latching 数据 在 两个都 这
rising 和 下落 edges 的 这 clock—running 在 500 mhz, 各自
link 端口 能 支持 向上 至500M 字节 每 第二 每 direc-
tion, 为 一个 联合的 最大 throughput 的 4g 字节 每
第二.
这 link 端口 提供 一个 optional communications 频道
那 是 有用的 在 multiprocessor 系统 为 implementing 要点-
至-要点 interprocessor communications. 产品 能 也
使用 这 link ports 为 booting.
各自 link 端口 有 它的 自己的 triple-缓冲 四方形-文字 输入 和
翻倍-缓冲 四方形-文字 输出寄存器. 这 dsp’s 核心
能 写 直接地 至 一个 link 端口’stransmit 寄存器 和 读 从
一个 receive 寄存器, 或者 这 dm一个 控制 能 执行 dma
transfers 通过 第八 (四 transmit 和 四 receive) dedi-
cated link 端口 dma 途径.
各自 link 端口 方向 有 三 信号 那 控制 它的 opera-
tion. 为 这 传输者, lxclkout 是 这 输出 transmit
时钟, lxacki 是 这 handshake 输入 至 控制 这 数据 流动,
和 这 lxbcmpo
输出 indicates 那 这 块 转移 是
完全. 为 这 接受者, lxclkin 是 这 输入 receive 时钟,
lxacko 是 这 handshake 输出 至 控制 这 数据 流动, 和
图示 4. adsp-ts202s shared记忆 multiprocessing 系统
clks/refs
ADDR31–0
DATA63–0
BR1
br7–2,0
ADDR31–0
DATA63–0
BR0
BR7–1
BMS
控制
adsp-ts202s #0
控制
adsp-ts202s #1
adsp-ts202s #7
adsp-ts202s #6
adsp-ts202s #5
adsp-ts202s #4
adsp-ts202s #3
adsp-ts202s #2
重置
rst_在
ID2–0
clks/refs
sclk_v
REF
V
REF
SCLK
SCLKRAT2–0
000
时钟
涉及
地址
数据
HOST
处理器
接口
(optional)
ACK
GLOBAL
记忆
和
PERIPHERALS
(optional)
OE
地址
数据
CS
地址
数据
激励
非易失存储器
(optional)
RD
MS1–0
ACK
ID2–0
001
HBG
HBR
BOFF
BRST
CS
我们
wrh/l
C
O
N
T
R
O
L
一个
D
D
R
E
S
S
D
一个
T
一个
C
O
N
T
R
O
L
一个
D
D
R
E
S
S
D
一个
T
一个
SDRAM
记忆
(optional)
MSSD3–0
IORD
IOEN
RAS
CAS
LDQM
HDQM
SDWE
SDCKE
SDA10
CS
RAS
CAS
DQM
我们
CKE
A10
地址
数据
CLK
MSH
DMAR3–0
DPA
CPA
LINK
设备
(4 最大值)
(optional)
lxclkinp/n
LxACKO
lxdati3–0p/n
LxBCMPI
LxBCMPO
lxdato3–0p/n
lxclkoutp/n
LxACKI
TMR0E
BM
CONTROLIMP1–0
LINK
IRQ3–0
FLAG3–0
LINK
rst_在
BUSLOCK
时钟
DS2–0
IOWR
JTAG
por_在
rst_输出
涉及
LINK
设备
: 点此下载
