半导体 组 9 1997-12-01
c505 / c505c
c505a / c505ca
重置 4 I
重置
一个 高 水平的 在 这个 管脚 为 一个 机器 循环 当 这
振荡器 是 运动 resets 这 设备. 一个 内部的 diffused
电阻 至
V
SS
准许 电源-在 重置 使用 仅有的 一个
外部 电容 至
V
CC
.
p3.0-p3.7 5, 7-13
5
7
8
9
10
11
12
13
i/o
端口 3
是 一个 8-位 quasi-双向的 端口 和 内部的 拉-向上
arrangement. 端口 3 管脚 那 有 1’s 写 至 它们 是
牵引的 高 用 这 内部的 拉-向上 晶体管 和 在 那
状态 能 是 使用 作 输入. 作 输入, 端口 3 管脚 正在
externally 牵引的 低 将 源 电流 (
I
IL
, 在 这 直流
特性) 因为 的 这 内部的 pullup 晶体管.
这 输出 获得 相应的 至 一个 secondary 函数
必须 是 编写程序 至 一个 一个 (1) 为 那 函数 至 运作
(除了 为 txd 和 wr
). 这 secondary 功能 是
assigned 至 这 管脚 的 端口 3 作 跟随:
p3.0 / rxd 接受者 数据 输入 (asynch.) 或者 数据
输入/输出 (synch.) 的 串行 接口
p3.1 / txd 传输者 数据 输出 (asynch.) 或者
时钟 输出 (synch.) 的 串行 接口
p3.2 / int0 外部 中断 0 输入 / 计时器 0 门
控制 输入
p3.3 / int1 外部 中断 1 输入 / 计时器 1 门
控制 输入
p3.4 / t0 计时器 0 计数器 输入
p3.5 / t1 计时器 1 计数器 输入
p3.6 / wr
wr 控制 输出; latches 这 数据
字节 从 端口 0 在 这 外部 数据
记忆
p3.7 / rd RD控制 输出; 使能 这 外部
数据 记忆
*) I = 输入
O= 输出
表格 3
管脚 definitions 和 功能
(内容’d)
标识 管脚 号码 i/o
*)
函数