adm811/adm812
–5–rev. 0
电路 信息
重置 门槛
这 重置 输出 提供 一个
重置
(为 这 adm811) 或者 一个
重置 (为 这 adm812) 输出 至 这 微处理器 当-
总是 这 v
CC
输入 是 在下 这 重置 门槛. 这 真实的 重置
门槛 是 dependant 在 whether 一个 l, m, t, s 或者 r 后缀 是
使用. 请 谈及 至 表格 i.
表格 i. 重置 门槛 选项
重置
模型 门槛
ADM811LART 4.63 v
ADM811MART 4.38 v
ADM811TART 3.08 v
adm811-3tart 3.08 v
ADM811SART 2.93 v
ADM811RART 2.63 v
ADM812LART 4.63 v
ADM812MART 4.38 v
ADM812TART 3.08 v
ADM812SART 2.93 v
ADM812RART 2.63 v
部分 在 bold 类型 是 ex-储备, 请 联系 工厂 为 有效性.
重置 输出
在 电源-向上 和 之后 v
CC
rises 在之上 这 重置 门槛, 一个
内部的 计时器 holds 这 重置 输出 起作用的 为 240 ms (典型).
这个 是 将 作 一个 电源-在 重置 信号 为 这 处理器. 它
准许 时间 为 两个都 这 电源 供应 和 这 微处理器
至 stabilize 之后 电源-向上. 如果 一个 电源 供应 brownout 或者 inter-
ruption occurs, 这 重置 输出 是 similarly 使活动 和 re-
mains 起作用的 为 240 ms (典型) 之后 这 供应 recovers. 这个
准许 时间 为 这 电源供应 和 微观的处理器 至 stabilize.
这 adm811 提供 一个 起作用的 低 重置 输出 (
重置
)
当 这 adm812 提供 一个 起作用的 高 输出 (重置).
在 电源-向下 的 这 adm811, 这
重置
输出 re-
mains 有效的 (低) 和 v
CC
作 低 作 1 v. 这个 确保 那 这
微处理器 是 使保持 在 一个 稳固的 关闭 情况 作 这
供应 falls 和 也 确保 那 非 spurious activity 能 出现
通过 这
µ
p 作 它 powers 向上.
手工的 重置
这 adm811/adm812 是 配备 和 一个 手工的 重置 输入.
这个 输入 是 设计 至 运作 在 一个 嘈杂的 环境 在哪里
unwanted glitches 可以 是 induced. 这些 glitches 可以 是
生产 用 这 bouncing action 的 一个 转变 联系 或者 在哪里 一个
手工的 重置 转变 将 是 located 一些 距离 away 从
这 电路 (这 cabling 的 这个 将 pickup 噪音).
这 手工的 重置 输入 是 有保证的 至 ignore logically 有效的
输入 这个 是 faster 比 100 ns 和 接受 输入 变长 在
持续时间 比 10
µ
s.
glitch 免除
这 adm811/adm812 包含 内部的 过滤 电路系统
供应 glitch 免除 从 快 瞬时 glitches 在 这
电源 供应 线条.
重置
V
REF
V
REF
V
REF
V
REF
t
1
t
1
V
CC
t
1
=
重置
时间 = 240ms 典型
V
REF
=
重置
电压 门槛
图示 8. 电源 失败
重置
定时
接合 至 其它 设备
输出
这 adm811/adm812 序列 是 设计 至 合并 和
作 许多 设备 作 可能. 一个 特性 的 这 adm811/
adm812 是 这 重置 输出, 这个 是 直接地 均衡的 至
V
CC
(这个 是 有保证的 仅有的 当 v
CC
是 更好 比 1 v). 这个
使能 这 部分 至 是 使用 在 两个都 3 v 和 5 v 或者 任何 名义上的
电压 在里面 这 最小 和 最大 规格 为 v
CC
.
这 益处 的 一个 非常 精确 重置
门槛
因为 这 adm811/adm812 序列 能 运作 effectively
甚至 当 那里 是 大 degradations 的 这 供应 电压,
这 possibility 的 一个 运转 在 一个 电源 失败 是 非常
减少. 另一 有利因素 的 这 adm811/adm812 序列 是
它的 非常 精确 内部的 电压 涉及 电路. 联合的,
这些 益处 生产 一个 exceptionally 可依靠的 微处理器
supervisory 电路.
重置
ADM811
地
V
CC
V
CC
图示 9. ensuring 一个 有效的
重置
输出 向下 至
V
CC
= 0 v
ensuring 一个 有效的 重置 输出 向下 至
V
CC
= 0 v
当 v
CC
falls 在下 0.8 v, adm811s
重置
非 变长 sinks
电流. 因此, 一个 高 阻抗 cmos 逻辑 输入 con-
nected 至 重置 将 逐渐变化 至 undetermined 逻辑 水平. 至
eliminate 这个 问题 一个 100 k
Ω
电阻 应当 是 连接
从
重置
至 地面.
: 点此下载
