飞利浦 半导体 产品 规格
74f646/一个/74f648/atransceivers/寄存器
2
1990 sep 25 853-1124 00515
特性
•
结合 74f245 和 二 74f374 类型 功能 在 一个 碎片
•
高 阻抗 根基 输入 为 减少 加载 (70
µ
一个 在 高
和 低 states)
•
独立 寄存器 为 一个 和 b buses
•
多路复用 real-时间 和 贮存 数据
•
选择 的 非-反相的 和 反相的 数据 paths
•
控制 ramp 输出 为 74f646a/74f648a
•
3-状态 输出
•
300 mil 宽 24-管脚 slim 插件 包装
描述
这 74f646/74f646a 和 74f648/74f648a transceivers/寄存器
组成 的 总线 transceiver 电路 和 3–state 输出, d–type
flip–flops, 和 控制 电路系统 arranged 为 多路复用 传递
的 数据 直接地 从 这 输入 总线 或者 这 内部的 寄存器. 数据 在
这 一个 或者 b 总线 将 是 clocked 在 这 寄存器 作 这 适合的
时钟 管脚 变得 高. 输出 使能 (oe
) 和 dir 管脚 是 提供
至 控制 这 transceiver 函数. 在 这 transceiver 模式, 数据
呈现 在 这 高 阻抗 端口 将 是 贮存 在 也 这 一个 或者
b 寄存器 或者 两个都.
这 选择 (sab, sba) 管脚 决定 whether 数据 是 贮存 或者
transferred 通过 这 设备 在 real–time. 这 dir 确定
这个 总线 将 receive 数据 当 这 oe
是 起作用的 低. 在 这
分开 模式 (oe
= 高), 数据 从 总线 一个 将 是 贮存 在 这 b
寄存器 和/或者 数据 从 总线 b 将 是 贮存 在 这 一个 寄存器.
当 一个 输出 函数 是 无能, 这 输入 函数 是 安静的
使能 和 将 是 使用 至 store 和 transmit 数据. 仅有的 一个 的
这 二 buses, 一个 或者 b 将 是 驱动 在 一个 时间.
类型
典型 f
最大值
典型 供应 电流 ( 总的)
74f646/74f648 115MHz 140mA
74f646a/74f648a 185MHz 105mA
订货 信息
顺序 代号
描述 商业的 范围 pkg dwg #
V
CC
= 5v
±
10%, t
amb
= 0
°
c 至 +70
°
C
24–pin 塑料 slim 插件
(300mil)
n74f646n, n74f646an, n74f648n, n74f648an sot222-1
24–pin 塑料 sol n74f646d, n74f646ad, n74f648d, n74f648ad sot137-1
输入 和 输出 加载 和 风扇 输出 表格
管脚 描述
74f (u.l.) 高/
低
加载 值 高/
低
a0 – a7, b0 – b7 一个 和 b 输入 3.5/0.116 70
µ
一个/70
µ
一个
CPAB a–to–b 时钟 输入 1.0/0.033 20
µ
一个/20
µ
一个
CPBA b–to–a 时钟 输入 1.0/0.033 20
µ
一个/20
µ
一个
SAB a–to–b 选择 输入 1.0/0.033 20
µ
一个/20
µ
一个
SBA b–to–a 选择 输入 1.0/0.033 20
µ
一个/20
µ
一个
DIR 数据 流动 directional 控制 使能 输入 1.0/0.033 20
µ
一个/20
µ
一个
OE 输出 使能 输入 1.0/0.033 20
µ
一个/20
µ
一个
a0 – a7, b0 – b7 一个, b 输出 为 n74f646a/n74f648a 750/80 15ma/48ma
a0 – a7, b0 – b7 一个, b 输出 为 n74f646/n74f648 750/106.7 15ma/64ma
便条:
一个 (1.0) 快 单位 加载 是 定义 作: 20
µ
一个 在 这 高 状态 和 0.6ma 在 这 低 状态.