飞利浦 半导体 产品 规格
SCN2681双 异步的 接受者/传输者 (duart)
1998 sep 04
8
(imr) 和 这 中断 状态 寄存器 (isr). 这 imr 将 是
编写程序 至 选择 仅有的 确实 情况 至 导致 intrn 至 是
asserted. 这 isr 能 是 读 用 这 cpu 至 决定 所有
目前 起作用的 interrupting 情况.
输出 op3-op7 能 是 编写程序 至 提供 分离的 中断
输出 为 这 传输者, 接受者, 和 计数器/计时器.
定时 电路
这 定时 块 组成 的 一个 结晶 振荡器, 一个 波特 比率
发生器, 一个 可编程序的 16-位 计数器/计时器, 和 四 时钟
selectors. 这 结晶 振荡器 运作 直接地 从 一个 3.6864mhz
结晶 连接 横过 这 x1/clk 和 x2 输入. 如果 一个 外部
时钟 的 这 适合的 频率 是 有, 它 将 是 连接
至 x1/clk. 这 时钟 serves 作 这 基本 定时 涉及 为 这
波特 比率 发生器 (brg), 这 计数器/计时器, 和 其它 内部的
电路. 一个 时钟 信号 在里面 这 限制 指定 在 这
规格 部分 的 这个 数据 薄板 必须 总是 是 有提供的 至
这 duart.
如果 一个 外部 时钟 是 使用 instead 的 一个 结晶, 两个都 x1 和 x2
应当 使用 一个 配置 类似的 至 这 一个 在 图示 7.
这 波特 比率 发生器 运作 从 这 振荡器 或者 外部
时钟 输入 和 是 有能力 的 generating 18 commonly 使用 数据
communications 波特 比率 ranging 从 50 至 38.4k 波特. 这
时钟 输出 从 这 brg 是 在 16x 这 真实的 波特 比率. 这
计数器/计时器 能 是 使用 作 一个 计时器 至 生产 一个 16x 时钟 为 任何
其它 波特 比率 用 counting 向下 这 结晶 时钟 或者 一个 外部
时钟. 这 四 时钟 selectors 准许 这 独立 选择, 为
各自 接受者 和 传输者, 的 任何 的 这些 波特 比率 或者 外部
定时 信号.
计数器/计时器 (c/t)
这 计数器 计时器 是 一个 16 位 可编程序的 分隔物 那 运作
一个 的 三 模式: 计数器, 计时器 或者 时间 输出 模式. 在 所有 三
模式 它 使用 这 16-位 值 承载 至 这 ctur 和 ctlr
寄存器. (计数器 计时器 upper 和 更小的 preset 寄存器).
•
在 这 计时器 模式 它 发生 一个 正方形的 波.
•
在 这 计数器 模式 它 发生 一个 时间 延迟.
•
在 这 时间 输出 模式 它 monitors 这 接受者 数据 流动 和 信号
数据 流动 有 paused. 在 这 时间 输出 模式 这 接受者 控制
这 开始/stopping 的 这 c/t.
这 计数器 运作 作 一个 向下 计数器 和 sets 它的 输出 位 在
这 isr (中断 状态 寄存器) 各自 时间 它 passes 通过 0.
这 输出 的 这 计数器/计时器 将 是 seen 在 一个 的 这 运算 管脚
或者 作 一个 rx 或者 tx 时钟.
这 计时器/计数器 是 控制 和 六 (6) “commands”; 开始 c/t,
停止 c/t, 写 c/t, preset 寄存器, 读 c/t value, 设置 或者 重置
时间 输出 模式.
请 看 这 detail 的 这 commands 下面 这 计数器/计时器
寄存器 描述.
communications 途径 一个 和 b
各自 communications 频道 的 这 scn2681 comprises 一个
全部-duplex 异步的 接受者/传输者 (uart). 这
运行 频率 为 各自 接受者 和 传输者 能 是
选择 independently 从 这 波特 比率 发生器, 这 计数器
计时器, 或者 从 一个 外部 输入.
这 传输者 accepts 并行的 数据 从 这 cpu, converts 它 至 一个
串行 位 stream, inserts 这 适合的 开始, 停止, 和 optional
parity 位 和 输出 一个 composite 串行 stream 的 数据 在 这 txd
输出 管脚. 这 接受者 accepts 串行 数据 在 这 rxd 管脚,
converts 这个 串行 输入 至 并行的 format, checks 为 开始 位, 停止
位, parity 位 (如果 任何), 或者 破裂 情况 和 发送 一个 聚集
character 至 这 cpu.
这 输入 端口 脉冲波 发现 电路系统 使用 一个 38.4khz 抽样
时钟 获得 从 一个 的 这 波特 比率 发生器 taps. 这个 结果
在 一个 抽样 时期 的 slightly 更多 比 25
µ
s (这个 假设 那
这 时钟 输入 是 3.6864mhz). 这 发现 电路系统, 在 顺序 至
保证 那 一个 真实 改变 在 水平的 有 occurred, 需要 二
successive 样本 在 这 新 逻辑 水平的 是 observed. 作 一个
consequence, 这 最小 持续时间 的 这 信号 改变 是 25
µ
s 如果
这 转变 occurs “coincident 和 这 第一 样本 pulse”. 这
50
µ
s 时间 谈及 至 这 situation 在 这个 这 改变-的-状态 是 “just
missed” 和 这 第一 改变-的-状态 是 不 发现 直到 25
µ
s 后来的.
输入 端口
这 输入 至 这个 unlatched 7-位 端口 能 是 读 用 这 cpu 用
performing 一个 读 运作 在 地址 d16. 一个 高 输入 结果 在
一个 逻辑 1 当 一个 低 输入 结果 在 一个 逻辑 0. d7 将 总是 读
作 一个 逻辑 1. 这 管脚 的 这个 端口 能 也 提供 作 auxiliary 输入
至 确实 portions 的 这 duart 逻辑.
四 改变-的-状态 detectors 是 提供 这个 是 有关联的
和 输入 ip3, ip2, ip1 和 ip0. 一个 高-至-低 或者 low-to-high
转变 的 这些 输入 lasting 变长 比 25 – 50
µ
s, 将 设置 这
相应的 位 在 这 输入 端口 改变 寄存器. 这 位 是
cleared 当 这 寄存器 是 读 用 这 cpu. 任何 改变-的-状态
能 也 是 编写程序 至 发生 一个 中断 至 这 cpu.
所有 这 ip 管脚 有 一个 小 拉-向上 设备 那 将 源 1 至 4
一个
的 电流 从 v
CC
. 这些 管脚 做 不 需要 拉-向上 设备 或者
V
CC
连接 如果 它们 是 不 使用.
输出 端口
这 输出 端口 管脚 将 是 控制 用 这 opr, opcr, mr 和
cr 寄存器. 通过 适合的 程序编制 它们 将 是 just
另一 并行的 端口 至 外部 电路, 或者 它们 将 代表 许多
内部的 情况 的 这 uart. 当 这个 8-位 端口 是 使用 作 一个
一般 目的 输出 端口, 这 输出 端口 管脚 驱动 一个 状态 这个
是 这 complement 的 这 输出 端口 寄存器 (opr). opr(n) = 1
结果 在 运算(n) = 低 和 恶行 对抗. 位 的 这 opr 能 是
individually 设置 和 重置. 一个 位 是 设置 用 performing 一个 写 运作
在 地址 e16 和 这 accompanying 数据 specifying 这 位 至 是
设置 (1 = 设置, 0 = 非 改变).
likewise, 一个 位 是 重置 用 一个 写 在 地址 f16 和 这
accompanying 数据 specifying 这 位 至 是 重置 (1 = 重置, 0 = 非
改变).
输出 能 是 也 individually assigned 明确的 功能 用
适合的 程序编制 的 这 频道 一个 模式 寄存器 (mr1a,
mr2a), 这 频道 b 模式 寄存器 (mr1b, mr2b), 和 这
输出 端口 配置 寄存器 (opcr).
请 便条 那 这些 管脚 驱动 两个都 高 和 低. 不管怎样
当 它们 是 编写程序 至 代表 中断 类型 功能
(此类 作 接受者 准备好, 传输者 准备好 或者 计数器/计时器 准备好)
它们 将 是 切换 至 一个 打开 流 配置 在 这个 情况 一个
外部 拉-向上 设备 将 是 必需的.
传输者 运作
这 scn2681 是 conditioned 至 transmit 数据 当 这 传输者 是
使能 通过 这 command 寄存器. 这 scn2681 indicates 至
这 cpu 那 它 是 准备好 至 接受 一个 character 用 设置 这 txrdy
位 在 这 状态 寄存器. 这个 情况 能 是 编写程序 至
: 点此下载
