飞利浦 半导体 产品 规格
SCN68681双 异步的 接受者/传输者 (duart)
1998 sep 04
7
交流 特性
T
一个
= -40
°
c 至 +85
°
c,
V
CC
= 5.0v
±
10%
1,
2,
3,
4
标识 参数
限制
单位
标识 参数
最小值 Typ
3
最大值
单位
重置 定时 (看 图示 3)
t
RES
resetn 脉冲波 宽度 200 ns
总线 定时
(看 计算数量 4, 5, 6)
t
作
a1-a4 建制 时间 至 csn 低 10 ns
t
AH
a1-a4 支撑 时间 从 csn 低 100 ns
t
RWS
rwn 建制 时间 至 csn 高 0 ns
t
RWH
rwn holdup 时间 至 csn 高 0 ns
t
CSW
csn 高 脉冲波 宽度 90 ns
t
CSD
5
csn 或者 iackn 高 从 dtackn 低 20 ns
t
DD
数据 有效的 从 csn 或者 iackn 低 175 ns
t
DF
数据 总线 floating 从 csn 或者 iackn 高
7
100 ns
t
DS
数据 建制 时间 至 clk 高 100 ns
t
DH
数据 支撑 时间 从 csn 高 20 ns
t
DAL
dtackn 低 从 读 数据 有效的 0 ns
t
DCR
dtackn 低 (读 循环) 从 clk 高 125 ns
t
DCW
dtackn 低 (写 循环) 从 clk 高 125 ns
t
DAH
dtackn 高 从 csn 或者 iackn 高 100 ns
t
DAT
dtackn 高 阻抗 从 csn 或者 iackn 高 125 ns
t
CSC
6
csn 或者 iackn 建制 时间 至 时钟 高 90 ns
端口 定时 (看 图示 7)
t
PS
端口 输入 建制 时间 至 csn 低 0 ns
t
PH
端口 输入 支撑 时间 从 csn 高 0 ns
t
PD
端口 输出 有效的 从 csn 高 400 ns
中断 重置 定时 (看 图示 8)
intrn 或者 op3-op7 当 使用 作 中断 negated 从:
读 rhr (rxrdy/ffull 中断) 300 ns
写 thr (txrdy 中断) 300 ns
t
IR
重置 command (delta 破裂 中断) 300 ns
IR
停止 c/t command (计数器 中断) 300 ns
读 ipcr (输入 端口 改变 中断) 300 ns
写 imr (clear 的 中断 掩饰 位) 300 ns
时钟 定时 (看 图示 9)
t
CLK
x1/clk 高 或者 低 时间 100 ns
f
CLK
8
x1/clk 频率 0 3.6864 4.0 MHz
t
CTC
ctclk 高 或者 低 时间 100 ns
f
CTC
ctclk 频率 0 4.0 MHz
t
RX
rxc 高 或者 低 时间 220 ns
f
RX
rxc 频率 (16x)
(1x)
0
0
2.0
1.0
MHz
MHz
t
TX
txc 高 或者 低 时间 220 ns
f
TX
txc 频率 (16x)
(1x)
0
0
2.0
1.0
MHz
MHz
传输者 定时 (看 图示 10)
t
TXD
txd 输出 延迟 从 txc 外部 时钟 输入 在 ip 管脚 350 ns
t
TCS
输出 延迟 从 txc 低 在 运算 管脚 至 txd 数据 输出 150 ns
接受者 定时 (看 图示 11)
t
RXS
rxd 数据 建制 时间 在之前 rxc 高 在 外部 时钟 输入 在 ip 管脚 240 ns
t
RXH
rxd 数据 支撑 时间 之后 rxc 高 在 外部 时钟 输入 在 ip 管脚 200 ns
注释:
1. 参数 是 有效的 在 指定 温度 范围. 看 订货 信息 表格 为 适用 运行 温度 和 v
CC
供应 范围.
2. 所有 电压 度量 是 关联 至 地面 (地). 为 测试, 所有 输入 除了 x1/clk 摆动 在 0.4v 和 2.4v 和
一个 转变 时间 的 20ns 最大. 为 x1/clk 这个 摆动 是 在 0.4v 和 4.4v. 所有 时间 度量 是 关联 在 输入
电压 的 0.8v 和 2.0v 作 适合的.
3. 典型 值 是 在 +25
°
c, 典型 供应 电压, 和 典型 处理 参数.
4. 测试 情况 为 输出: c
L
= 150pf, 除了 中断 输出. 测试 情况 为 中断 输出: c
L
= 50pf, r
L
= 2.7k
Ω
至 v
CC
.
5. 这个 规格 将 impose 最大 68000 cpu clk 至 6mhz. 高等级的 cpu clk 能 是 使用 如果 repeating 总线 读 是 不 执行.
consecutive 写 行动 至 这 一样 command 寄存器 需要 在 least 三 edges 的 这 x1 时钟 在 写.
6. 这个 规格 imposes 一个 更小的 bound 在 csn 和 iackn 低, guaranteeing 那 它 将 是 低 为 在 least 1 clk 时期. 这个
必要条件 是 制造 在 csn 仅有的 至 insure assertion 的 dtackn 和 不 至 保证 运作 的 这 部分.
7. 这个 规格 是 制造 仅有的 至 insure 那 dtackn 是 asserted 和 遵守 至 这 rising 边缘 的 这 x1/clk 管脚 作 显示 在 这 定时 图解,
不 至 保证 运作 的 这 部分. 如果 建制 时间 是 violated, dtackn 将 是 asserted 作 显示, 或者 将 是 asserted 1 时钟循环 后来的.
8. 运作 至 0mhz 是 使确信 用 设计. 最小 测试 频率 是 2.0mhz.
: 点此下载
