半导体 组 7
sda 9188-3x
在 这 decimation 处理 这 下列的 部分 的 这 原来的 picture 是 processed:
1. dechor/decver = 0(1/9-picture)
在 625 线条 模式: 线条 36 … 302; pixel 13 … 636
在 525 线条 模式: 线条 26 … 256; pixel 13 … 636
2. 大小 = 1(1/16-picture):
在 625 线条 模式: 线条 36 … 303; pixel 17 … 640
在 525 线条 模式: 线条 26 … 257; pixel 17 … 640
temporary 存储 的 inset picture
这 pip 记忆 有 一个 capacity 的 169.812 位. 这 记忆 organisation 是 89
×
212
×
9 位.
数据 是 写 在 和 这 inset 和 读 输出 和 这 parent 时钟 频率.
为 标准 video 信号 和 50 或者 60 hz 一个 全部 框架 显示 是 可能. 至 使确信 一个 准确无误的
显示 的 这 二 地方, 这 控制 的 这 记忆 是 完毕 dependendly 的 这 地方 和 这 阶段
relation 的 这 inset 和 parent 频道. 框架 模式 显示 是 仅有的 可能 为 标准 50 hz/
60 hz video 信号. 确实 vcr-功能 (e.g. 快 向前-模式), 非 interlaced 信号 和
50 hz/60 hz mixed-模式 将 导致 inacceptable picture distortions. 下面 这些 情况 这
sda 9188-3x switches automatically 在 地方 模式 显示.
也 freezed pictures 能 仅有的 是 displayed 在 这 地方-模式.
输出 的 数据 在 parent window
这 四 corners 的 这 parent picture 是 foreseen 作 positions 为 inserting 这 inset picture. 至
使能 兼容性 至 不同的 系统 配置, 读出 从 记忆 能 是 shifted
horizontally 在 63 步伐 用 最大值 252 ll3p 循环 和 vertically 在 15 步伐 用 最大值 30 线条 在 这
parent 地方 设置 这 控制 位 rdh 和 rdv 在 控制 寄存器 2 和 3.
这 coordinates brp, brl 的 这 正常的 location 的 所有 四 嵌入 positions 是 给 在
表格 3
为 rdh = rdv = 8.
这 选择 信号 变得 高 在 这 显示 的 这 inset picture. 外部 的 这 inset picture
选择 信号 是 低 和 这 相似物 输出 out1-out3 提供 这 黑色 水平的. 这 外部
线路 能 生产 一个 延迟 在 这 选择 信号 和 这 相似物 输出. 这个 延迟 能 是
补偿 用 位 sd0-sd2 在 寄存器 2 通过 这
I
2
c 总线.
一个 框架 和 一个 的 第八 colors 能 是 inserted 使用 控制 位 fron, col0-2. 这 宽度 的 这
框架 是 fixed 用 frwv 在 三 或者 二 线条 和 用 frwh 在 六 或者 四 pixels. 这 明亮 能
是 调整 在 16 stages.
: 点此下载
