sii 141b
sii-ds-0037-c
硅 image, 公司 4 主题 至 改变 没有 注意
交流 规格
下面 正常的 运行 情况 除非 否则 指定. 低 驱动 力量 值, 当 st=0, 是 给 在下.
标识 参数 情况 最小值 典型值 最大值 单位
T
DPS
intra-一双 (+ 至 -) 差别的 输入 skew 86 mhz
470
ps
T
CCS
频道 至 频道 差别的 输入 skew 86 mhz
7
ns
T
IJIT
65 mhz
465
ps
worst 情况 差别的 输入 时钟 jitter 容忍
1,2
86 mhz
350
ps
C
L
= 10pf; st = 1 3.5 ns低-至-高 转变 时间: 数据 和 控制
(43 mhz, 2-pixel/时钟, pixs=1)
C
L
= 5pf; st = 0 4.5 ns
C
L
= 10pf; st = 1 3.5 ns低-至-高 转变 时间: 数据 和 控制
(65 mhz, 1-pixel/时钟, pixs=0)
C
L
= 5pf; st = 0 4.5 ns
C
L
= 10pf; st = 1 1.6 ns低-至-高 转变 时间: odck
(43 mhz, 2-pixel/时钟, pixs=1)
C
L
= 5pf; st = 0 2.1 ns
C
L
= 10pf; st = 1 1.6 ns
D
LHT
低-至-高 转变 时间: odck
(65 mhz, 1-pixel/时钟, pixs=0)
C
L
= 5pf; st = 0 2.1 ns
D
HLT
C
L
= 10pf; st = 1 3.0 ns
高-至-低 转变 时间: 数据 和 控制
(43 mhz, 2-pixel/时钟, pixs=1)
C
L
= 5pf; st = 0 4.2 ns
C
L
= 10pf; st = 1 3.0 ns
高-至-低 转变 时间: 数据 和 控制
(65 mhz, 1-pixel/时钟, pixs=0)
C
L
= 5pf; st = 0 4.2 ns
C
L
= 10pf; st = 1 1.5 ns
高-至-低 转变 时间: odck
(43 mhz, 1-pixel/时钟, pixs=0)
C
L
= 5pf; st = 0 1.9 ns
C
L
= 10pf; st = 1 1.5 ns
高-至-低 转变 时间: odck
(65 mhz, 1-pixel/时钟, pixs=0)
C
L
= 5pf; st = 0 1.9 ns
T
建制
C
L
= 10pf; st = 1 3.6
3.0*
ns
数据, de, vsync, hsync, 和 ctl[3:1] 建制 时间 至
odck 下落 边缘 (ock_inv = 0) 或者 至 odck rising
边缘 (ock_inv = 1)
*ock_inv = 1
C
L
= 5pf; st = 0 18.4
19.0*
ns
T
支撑
C
L
= 10pf; st = 1 8.0
8.4*
ns
数据, de, vsync, hsync, 和 ctl[3:1] 支撑 时间 从
odck 下落 边缘, (ock_inv = 0) 或者 从 odck rising
边缘 (ock_inv = 1)
*ock_inv = 0
C
L
= 5pf; st = 0 24.0
24.5*
ns
R
CIP
odck 循环 时间 (1 pixel/时钟) 11.6 40 ns
F
CIP
odck 频率 (1 pixel/时钟) 25 86 MHz
R
CIP
odck 循环 时间 (2 pixels/时钟) 23.3 80 ns
F
CIP
odck 频率 (2 pixels/时钟) 12.5 43 MHz
R
CIH
odck 高 时间
65 mhz, 一个 pixel / 时钟, pixs = 0
3
C
L
= 10pf, st=1
C
L
= 5pf, st=0
5.0
4.4
ns
43 mhz, 二 pixel / 时钟, pixs = 1
3
C
L
= 10pf, st=1
C
L
= 5pf, st=0
9.0
8.2
ns
R
CIL
odck 低 时间
65 mhz, 一个 pixel / 时钟, pixs = 0
3
C
L
= 10pf, st=1
C
L
= 5pf, st=0
6
5
ns
43 mhz, 二 pixel / 时钟, pixs = 1
3
C
L
= 10pf, st=1
C
L
= 5pf, st=0
9
9
ns
T
HSC
link 无能 (de inactive) 至 scdt 低
1
160 ms
link 无能 (tx 电源 向下) 至 scdt 低
5
200 250 ms
T
FSC
link 使能 (de 起作用的) 至 scdt 高
6
40
下落
de edges
T
CLKPD
延迟 从 rxc+/- inactive 至 高 阻抗 输出 rxc+/- = 25mhz 10
µ
s
T
CLKPU
延迟 从 rxc+/- 起作用的 至 数据 起作用的 rxc+/- = 25mhz 100
µ
s
T
PDL
延迟 从 pd/ pdo 低 至 高 阻抗 输出 8 ns
注释:
1
jitter 定义 作 每 dvi 1.0 规格, 部分 4.6
jitter 规格
.
2
jitter 量过的 和 时钟 恢复 单位 作 每 dvi 1.0 规格, 部分 4.7
电的 度量 程序
.
3
输出 时钟 职责 循环 是 独立 的 这 差别的 输入 时钟 职责 循环 和 这 idck 职责 循环.
4
这 建制 和 支撑 定时 为 这 数据 和 控制 相关的 至 这 odck rising 边缘 (ock_inv=1) 是 用 设计 这 一样
作 这 下落 边缘 定时.
5
量过的 当 传输者 是 powered 向下 (看 si
I
/一个-0005 “panellink 基本 设计 /应用 手册,” 部分 2.4).
6
谈及 至 这 传输者 数据手册 为 最小 de 高 和 低 时间
7
数据 是 起作用的 (i.e. 不 触发-陈述) 但是 不 有效的 还. 数据 和 控制 是 有效的 仅有的 当 scdt 变得 高. 看 t
FSC
和
图示 7.
: 点此下载
