SLx 24c04/p
半导体 组 5 1998-07-27
管脚 描述
串行 时钟 (scl)
这 SCL 输入 是 使用 至 时钟 数据 在 这 设备 在 这 rising 边缘 和 至 时钟 数据
输出 的 这 设备 在 这 下落 边缘.
串行 数据 (sda)
SDA 是 一个 双向的 管脚 使用 至 转移 地址, 数据 或者 控制 信息 在 这
设备 或者 至 转移 数据 输出 的 这 设备. 这 输出 是 打开 流, performing 一个 连线的
和 函数 和 任何 号码 的 其它 打开 流 或者 打开 集电级 设备. 这 SDA
总线 需要 一个 拉-向上 电阻 至
V
CC
.
写 保护 (wp)
WP 切换 至
V
SS
准许 正常的 读/写 行动.
WP 切换 至
V
CC
保护 这 全部 可擦可编程只读存储器 相反 改变 (硬件 写
保护).
Additionally 写 保护 是 managed 用 一个 保护 位 有关联的 至 各自 页.
(谈及 至
chapter 7
页 保护 模式
TM
)