11
at89c51rd2/ed2
4235e–8051–04/04
表格 13.
管脚 描述
Mnemonic
管脚 号码
典型值e
名字 和 函数PLCC44 VQFP44 PLCC68 VQFP64 PDIL40
V
SS
22 16 51 40 20 I
地面:
0v 涉及
V
CC
44 38 17 8 40 I
电源 供应:
这个 是 这 电源 供应 电压 为 正常的, 空闲 和
电源-向下 运作
p0.0 - p0.7 43 - 36 37 - 30
15, 14,
12, 11,
9,6, 5, 3
6, 5, 3,
2, 64,
61,60,59
i/o
端口 0
: 端口 0 是 一个 打开-流, 双向的 i/o 端口. 端口 0 管脚 那
有 1s 写 至 它们 float 和 能 是 使用 作 高 阻抗 输入.
端口 0 必须 是 polarized 至 v
CC
或者 v
SS
在 顺序 至 阻止 任何 parasitic
电流 消耗量. 端口 0 是 也 这 多路复用 低-顺序 地址
和 数据 总线 在 进入 至 外部 程序 和 数据 记忆. 在 这个
应用, 它 使用 强 内部的 拉-向上 当 发出 1s. 端口 0 也
输入 这 代号 字节 在 非易失存储器 程序编制. 外部 拉-ups 是
必需的 在 程序 verification 在 这个 p0 输出 这 代号
字节.
32-39
p1.0 - p1.7 2 - 9 40 - 44
1 - 3
19, 21,
22, 23,
25, 27,
28, 29
10, 12,
13, 14,
16, 18,
19, 20
1-8
i/o
端口 1:
端口 1 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 端口 1
管脚 那 有 1s 写 至 它们 是 牵引的 高 用 这 内部的 拉-ups
和 能 是 使用 作 输入. 作 输入, 端口 1 管脚 那 是 externally
牵引的 低 将 源 电流 因为 的 这 内部的 拉-ups. 端口 1 也
receives 这 低-顺序 地址 字节 在 记忆 程序编制 和
verification.
alternate 功能 为 at89c51rd2/ed2
端口 1 包含:
24019 10 1i/o
p1.0
: 输入/输出
i/o
t2 (p1.0):
计时器/计数器 2 外部 计数 输入/clockout
34121 12 2i/o
p1.1:
输入/输出
I
t2ex:
计时器/计数器 2 再装填/俘获/方向 控制
I
SS
:
spi 从动装置 选择
44222 13 3i/o
p1.2:
输入/输出
I
eci:
外部 时钟 为 这 pca
54323 14 4i/o
p1.3:
输入/输出
i/o
cex0:
俘获/对比 外部 i/o 为 pca 单元 0
64425 16 5i/o
p1.4:
输入/输出
i/o
cex1:
俘获/对比 外部 i/o 为 pca 单元 1
7 1 27 18 6 i/o
p1.5:
输入/输出
i/o
cex2:
俘获/对比 外部 i/o 为 pca 单元 2
i/o
miso:
spi 主控 输入 从动装置 输出 线条
当 spi 是 在 主控 模式, miso receives 数据 从 这 从动装置 periph-
eral. 当 spi 是 在 从动装置 模式, miso 输出 数据 至 这 主控 con-
troller.
8 2 28 19 7 i/o
p1.6:
输入/输出
i/o
cex3:
俘获/对比 外部 i/o 为 pca 单元 3
i/o
sck:
spi 串行 时钟
: 点此下载
