ds1202, ds1202s
032697 9/11
10. I
CC2
是 指定 和 rst, i/o, 和 sclk 打开. 这 时钟 halt 标记 必须 是 设置 至 逻辑 一个 (振荡器 disabled).
11. 在 power–up, rst
必须 是 在 一个 逻辑 0 直到 v
CC
2 伏特. 也, sclk 必须 是 在 一个 逻辑 0 当 rst是 驱动
至 一个 逻辑 一个 状态.
12. 如果 t
CH
超过 100 ms 和 rst在 一个 逻辑 一个 状态, 然后 i
CC
将 briefly 超过 i
CC
规格.
ds1202 串行 timekeeper 8–pin 插件
C
1
一个
B
H
J
K
G
E
F
4
85
一个 在. 0.360 0.400
MM
b 在. 0.240 0.260
MM
c 在. 0.120 0.140
MM
d 在. 0.300 0.325
MM
e 在. 0.015 0.040
MM
f 在. 0.110 0.140
MM
g 在. 0.090 0.110
MM
h 在. 0.320 0.370
MM
j 在. 0.008 0.012
MM
k 在. 0.015 0.021
MM
8–PINPKG
D
DIM 最小值 最大值