3
SP5769
电的 特性 (持续)
2
3
0
典型的
V
端口
= 0
·
7V
V
端口
= v
CC
看 便条 1
看 表格 3
V
在
= v
CC
V
在
= v
EE
看 便条 3
5v i
2
c 逻辑 水平的 选择 或者 打开 电路
3
·
3v i
2
c 逻辑 水平的 选择
V
在
= v
EE
至 v
CC
情况
最大值
最小值
值
单位
毫安
µ
一个
毫安
µ
一个
V
V
µ
一个
典型值
10
1
2
0
·
5
1
·
5
10
输出 端口 p3 - p0
下沉 电流
泄漏 电流
地址 选择
输入 高 电流
输入 低 电流
逻辑 水平的 选择
输入 高 水平的
输入 低 水平的
输入 电流
管脚
6-9
10
6
注释
1. 输出 端口 高 阻抗 在 电源-向上, 和 sda 和 scl 在 逻辑
‘
0
’
.
2. 如果 这 ref/竞赛 输出 是 不 使用, 这 输出 应当 是 left 打开 电路 或者 连接 至 v
CC
和 无能 用 设置 re =
‘
0
’
.
3. bi-dectional 端口. 当 使用 作 一个 输出, 这 输入 逻辑 状态 是 ignored. 当 使用 作 一个 input, 这 端口 应当 是 切换 在
高 阻抗 (止) 状态.
函数的 描述
这 sp5769 包含 所有 这 elements 需要, 和 这
例外 的 一个 频率 涉及, 循环 过滤 和 外部
高 电压 晶体管, 至 控制 一个 varactor tuned local
振荡器, 所以 forming 一个 完全 pll 频率
synthesised 源. 这 设备 准许 为 运作 和
一个 高 comparison 频率 和 是 fabricated 在 高
速 逻辑, 这个 使能 这 一代 的 一个 循环 和
好的 阶段 噪音 效能.
这 rf 输入 信号 是 喂养 至 一个 内部的 前置放大器, 这个
提供 增益 和 反转 分开 从 这 分隔物 信号.
这 输出 的 这 前置放大器 接口 和 这 15-位
全部地 可编程序的 分隔物 这个 是 的 mn
1
一个 architecture,
在哪里 这 双 modulus 预分频器 是
4
16/17, 这 一个 计数器
是 4 位, 和 这 m 计数器 是 11 位.
这 输出 的 这 可编程序的 分隔物 是 应用 至 这
阶段 比较器 在哪里 它 是 对照的 在 两个都 阶段 和
频率 domains 和 这 comparison 频率. 这个
频率 是 获得 也 从 这 在-碎片 结晶
控制 振荡器 或者 从 一个 外部 涉及 源.
在 两个都 具体情况 这 涉及 频率 是 分隔 向下 至
这 comparison 频率 用 这 涉及 分隔物 这个
是 可编程序的 在 1 的 16 ratios 作 详细地 intable 1.
这 输出 的 这 阶段 探测器 feeds 一个 承担 打气
和 循环 放大器 部分, 这个 当 使用 和 一个
外部 高 电压 晶体管 和 循环 过滤, integrates
这 电流 脉冲 在 这 varactor 线条 电压. 这
可编程序的 分隔物 输出 f
PD
/2 能 是 切换 至 端口
p0 用 程序编制 这 设备 在 测试 模式. 这 测试
模式 是 描述 intable 5.
程序编制
这 sp5769 是 控制 用 一个 i
2
c 数据 总线 和 是
兼容 和 两个都 标准 和 快 模式 formats 和
和 i
2
c 数据 发生 从 名义上的 3
·
3v 和 5v 来源.
这 i
2
c 逻辑 水平的 是 选择 用 这 bi-directional 端口
p3/ loglev. 5v 逻辑 水平 是 选择 用 连接
p3/ loglev 至 v
CC
或者 leaving 它 打开 电路; 3
·
3v 逻辑
水平 是 设置 用 连接 p3/loglev 至 地面. 如果 这个
端口 是 使用 作 一个 输入 这 p3 数据 应当 是 编写程序
至 高 阻抗. 如果 使用 作 一个 输出 仅有的 5v 逻辑 水平
能 是 使用, 在 这个 情况 这 逻辑 状态 imposed 用 这
端口 在 这 输入 是 ignored.
数据 和 时钟 是 喂养 在 在 这 sda 和 scl 线条
各自 作 定义 用 i
2
c 总线 format . 这 synthesiser
能 也 接受 数据 (写 模式), 或者 send 数据 (读
模式). 这 lsb 的 这 地址 字节 (r/w) sets 这 设备
在 写 模式 如果 它 是 低, 和 读 模式 如果 它 是 高.
tables 2 和 3 illustrate 这 format 的 这 数据. 这 设备
能 是 编写程序 至 respond 至 一些 地址,
这个 使能 这 使用 的 更多 比 一个 synthesiser 在 一个
I
2
c 总线 系统. 表格 4 显示 如何 这 地址 是 选择
用 应用 一个 电压 至 这 地址 输入. 当 这 设备
receives 一个 有效的 地址 字节, 它 pulls 这 sda 线条 低
在 这 acknowledge 时期, 和 在 下列的
acknowledge 时期 之后 更远 数据 字节 是 received.
当 这 设备 是 编写程序 在 读 模式, 这
控制 accepting 这 数据 必须 是 牵引的 低 在 所有
状态 字节 acknowledge 时期 至 读 另一 状态
字节. 如果 这 控制 失败 至 拉 这 sda 线条 低 在
这个 时期, 这 设备 发生 一个 内部的 停止
情况, 这个 inhibits 更远 读.
: 点此下载
