DEMULTIPLEXED 微处理器 总线 接口 (mult = 0)
名字 管脚 TYPE 函数
a0/a5 3-8 I 地址 总线. 至 转移 地址 从
µ
P 至 st5451.
d0/d7 17-24 i/o 数据 总线. To 转移 数据 在
µ
P 和 st5451.
r/w 27 I 读/写. ”1” indicates 一个 读 运作; ”0” 一个 写 运作.
E26 I
使能. 读/写 行动 是 同步 和 这个 信号; 它的
下落 边缘 marks 这 终止 的 一个 运作.
多路复用 微处理器 总线 接口 (mult = 1 i/
m=1)
名字 管脚 TYPE 函数
ad0/ad7 17-24 i/o
地址 数据 总线. 至 转移 地址 和 数据 在
µ
P
和 st5451.
WR 27 I 写. 这个 信号 indicates 一个 写 运作.
RD 26 I 读. 这个 信号 indicates 一个 读 运作.
ALE 3 I 下落 边缘 latches 这 地址 从 这 外部 一个/d 总线.
多路复用 微处理器 总线 接口 (mult = 1; i/
m=0)
名字 管脚 TYPE 函数
ad0/ad7 17-24 i/o
地址 数据 总线. 至 转移 地址 和 数据 在
µ
P
和 st5451.
r/w 27 I 读/写. ”1” Indicates 一个 写 运作; ”0” 一个 写 运作.
DS 26 I
数据 strobe. 读/写 行动 是 同步 和 这个
信号: 它的 下落 边缘 marks 这 终止 的 一个 运作.
作 3 I
地址 strobe. 下落 边缘 latches 这 地址 从 这 外部
一个/d 总线.
DMA (直接 记忆 进入): 仅有的 当 MULT = 1
名字 管脚 TYPE 函数
DMA REQ X
DMA REQ R
7
5
O
O
直接 记忆 进入 requests: 这些 输出 是 asserted 用
这 设备 至 要求 一个 exchange 的 字节 从 这 记忆.
DMA ACK X
DMA ACK R
8
6
I
I
直接 记忆 进入 acknowledge: 这些 输入 是 asserted 用
这 DMA 控制 至 信号 至 这 HDLC 控制 那 一个 字节 是
正在 transferred 在 回馈 至 一个 previous 转移 要求.
GCI 接口
名字 管脚 TYPE 函数
D
输出
15 i/o
数据 输出 为 B 和 D 途径. 在 GCI 模式 它 输出 b1,
b2, M 和 c/i 途径. 在 TE 模式 (gci-scit) 它 能 invert 至
输入 数据 为 M’ 和 c/i’ 途径 (看 表格 2).
D
在
12 i/o
数据 输入 为 B 和 D 途径. 在 GCI 模式 它 输入 b1, b2, M
和 c/i 途径. 在 TE 模式 (gci-scit) 它 能 invert 至 输出
数据 为 M’ 和 c/i’ 途径 (看 表格 2).
C
LK
11 I
数据 时钟. 它 确定 这 数据 变换 比率 为 GCI 途径 在
这 单元 接口.
FS 13 I
框架 同步. 这个 信号 是 一个 8 kHz 信号 为 框架
同步. 这 front 边缘 给 这 时间 涉及 的 这 第一
位 在 这 框架.
DEN 10 I
数据 使能. 在 TE 模式, 这个 管脚 是 一个 正常情况下 低 输入 pulsing
高 至 表明 这 起作用的 位 时间 为 D 频道 transmit 在 DOUT
管脚. 它 是 将 至 是 gated 和 CLK 至 控制 这 shifting 的
数据 从 HDLC 控制 至 S 接口 设备.
ST5451
3/34
: 点此下载
