输出 shifts 数据 输出 从 这 voice 数据 寄存器
在 这 rising edges 的 mclk. 串行 voice 数据 是
shifted 在 D
R
输入 在 这 一样 时间 slot 在
这 下落 edges 的 mclk.
D
X
是 在 这 高 阻抗 Tristate 情况
当 在 这 非 选择 时间 slots.
控制 Interface:
控制 信息 或者 数据 是 写 在 或者 读-
后面的 从 PIAFE 通过 这 串行 控制 端口 con-
sisting 的 控制 时钟 cclk, 串行 数据 输入 CI
和 输出 co, 和 碎片 选择 输入, cs-. 所有
控制 说明 需要 2 字节 作 列表 在 ta-
ble 1, 和 这 例外 of 一个 单独的 字节 电源-
向上/向下 command.
至 变换 控制 数据 在 st5088, CCLK 必须 是
搏动 高 8 时间 当 cs- 是 低. 数据 在 CI
输入 是 shifted 在 这 串行 输入 寄存器 在 这
rising 边缘 的 各自 CCLK 脉冲波. 之后 所有 数据 是
shifted 在, 这 内容 的 这 输入 变换 寄存器 是
解码, 和 将 表明 那 一个 2nd 字节 的
控制 数据 将 follow. 这个 第二 字节 将
也 是 定义 用 一个 第二 字节-宽 cs-
脉冲波 或者 将 follow 这 第一 contiguously, i.e. 它 是
不 mandatory 为 cs- 至 返回 高 在 在
这 第一 和 第二 控制 字节. 在 这 终止 的
图示 2:
GCI 接口 框架 结构
图示 1:
数字的 接口 Format
ST5088
9/33
: 点此下载
