布局 推荐
一个 合适的 设计 PCB 布局 是 一个 基本 公布
至 保证 一个 准确无误的 behaviour 和 好的 噪音
performances.
Particular 小心 必须 是 带去 在 这 地面 con-
nection 和 在 这个 情况 这 星 配置 al-
lows surely 至 避免 可能 问题 (看 appli-
cation 图解 图. 7).
这 地面 的 这 电源 供应 (vpos) 有 至
是 连接 至 这 中心 的 这 星, let’s call
这个 要点 pgnd. 这个 要点 应当 显示 一个 resis-
tance 作 低 作 可能, 那 意思 它 应当 是
一个 地面 平面.
噪音 来源 能 是 identified 在 不 足够的
好的 grounds, 不 足够的 低 阻抗 sup-
plies 和 parasitic 连接 在 PCB 轨道
和 高 阻抗 管脚 的 这 设备.
在 particular 至 避免 噪音 问题 这 布局
应当 阻止 任何 连接 在 这 直流/直流
转换器 组件 和 相似物 管脚 那 是
涉及 至 AGND (ex: rd, iref, rth, rlim,
vf). 作 一个 第一 reccomendation 这 组件
cv, l, d1, cvpos, RSENSE 应当 是 保持 作
关闭 作 可能 至 各自 其它 和 分开的 从
这 其它 组件.
额外的 改进 能 是 得到:
解耦 这 中心 的 这 星 从 这 ana-
log 地面 的 STLC3055 使用 小 chokes.
adding 一个 电容 在 这 范围 的 100nF 是-
tween VPOS 和 AGND 在 顺序 至 过滤 这
转变 频率 在 vpos.
外部 组件 列表
在 顺序 至 合适的 定义 这 外部 混合-
nents 值 这 下列的 系统 参数
有 至 是 定义:
这 交流 输入 阻抗 显示 用 这 SLIC 在
这 线条 terminals ”Zs” 至 这个 这 返回 丧失
度量 是 涉及. 它 能 是 real (典型值.
600
Ω
) 或者 complex.
这 交流 balance 阻抗, 它 是 这 equiva-
lent 阻抗 的 这 线条 ”Zl” 使用 为 evalu-
ation 的 这 trans-混合的 丧失 performances
(2/4 线 转换). 它 是 通常地 一个 complex
阻抗.
这 值 的 这 二 保护 电阻器 Rp 在
序列 和 这 线条 末端.
这 线条 阻抗 在 这 TTX 频率
”zlttx”.
这 metering 脉冲波 水平的 振幅 量过的
在 线条 末端 ”V
LOTTX
”. 在 情况 的 低 或者-
der 过滤, V
LOTTX
代表 这 振幅
(电压有效值) 的 这 基本的 频率 混合-
nent. (典型值 12 或者 16khz).
脉冲波 metering 封套 上升 和 decay 时间
常量 ”
τ
”.
这 斜度 的 这 ringing 波形 ”
∆
V
TR
/
∆
T
”.
这 值 的 这 常量 电流 限制 电流
”ilim”.
这 值 的 这 止-hook 电流 门槛
”I
TH
”.
这 值 的 这 环绕 trip 调整的 平均
门槛 电流 ”I
RTH
”.
这 值 的 这 必需的 自 发生 nega-
tive 电池 ”V
BATR
” 在 环绕 模式 (最大值 值
是 70v). 这个 值 能 是 得到 从 这
desired 环绕 顶峰 水平的 + 5v.
这 值 的 这 最大 电流 顶峰 sunk
从 Vpos ”ipk”.
STLC3055
9/22