函数的 描述
这 STLC3065 是 一个 设备 specifically 开发
为 WLL 应用.
它 是 为基础 在 一个 SLIC 核心, 在 目的 optimised
为 这个 应用, 和 这 增加 的 一个 直流/直流
转换器 控制 和 一个 双 端口 在 顺序 至 ful-
fil 这 WLL (所需的)东西.
这 SLIC 核心 执行 这 标准 feeding,
signalling 和 传递 功能.
它 能 是 设置 在 三 不同的 运行 模式
通过 这 d0, d1, D2 管脚 的 这 控制 逻辑 inter-
面向 (0 至 3.3v 逻辑 水平). 这 循环 状态 是
carried 输出 在 这 DET 管脚 (起作用的 低).这 DET
管脚 是 一个 打开 流 输出 至 准许 容易 interfac-
ing 和 两个都 3.3v 和 5V 逻辑 水平.
这 三 可能 SLIC 核心 运行 模式
是:
电源 向下 (pwd)
起作用的
Ringing
表格 1 显示 如何 至 设置 这 不同的 SLIC 核心
运行 模式.
表格 1. SLIC 核心 运行 模式.
D0 D1 D2 运行 模式
0 0 X 电源 向下
0 1 0 起作用的 正常的 极性
0 1 1 起作用的 反转 极性
1 1 0 起作用的 TTX injection (n.p.)
1 1 1 起作用的 TTX injection (r.p.)
1 0 0/1 环绕 (d2 位 toggles @ fring)
n. 名字 Function
35 VBAT 管制 电池 电压 自 发生 用 这 设备 通过 直流/直流 转换器. 必须 是 短接
至 vbat1.
23 门 驱动器 为 外部 电源 MOS 晶体管.
21 VF 反馈 输入 为 直流/直流 转换器 控制.
22 CLK 电源 转变 控制 时钟 (典型值. 125khz). 从 版本 marked STLC3065 a5, 这个 管脚
能 也 是 连接 至 CVCC 或者 agnd. 当 这 CLK 管脚 是 连接 至 CVCC 一个
内部的 自动-振动 是 内部 发生 和 它 是 使用 instead 的 这 外部 时钟.
当 这 CLK 管脚 是 连接 至 agnd, 这 门 输出 是 无能.
24 RSENSE 电压 输入 为 电流 感觉到. RSENSE 应当 是 连接 关闭 至 这个 管脚 和 VPOS
管脚. 这 PCB 布局 应当 降低 这 extra 阻抗 introduced 用 这 铜 轨道.
1 D0 控制 接口: 输入 位 0.
2 D1 控制 接口: 输入 位 1.
3 D2 控制 接口: 输入 位 2.
4 P1 控制 接口: 端口 1 选择 位
5 P2 控制 接口: 端口 2 选择 位
8 DET 逻辑 接口 输出 的 这 supervision 探测器 (起作用的 低).
6 DET1 逻辑 接口 输出 的 thr linr 端口 1 探测器 (起作用的 低)
7 DET2 逻辑 接口 输出 的 thr linr 端口 2 探测器 (起作用的 低)
33 CSVR 电池 供应 过滤 电容.
12 RTTX Metering 脉冲波 cancellation 缓存区 输出. TTX 过滤 网络 应当 是 连接 至 这个 要点.
如果 不 使用 应当 是 left 打开.
13 FTTX Metering 脉冲波 缓存区 输入 这个 信号 是 sent 至 这 线条 和 使用 至 执行 TTX 过滤.
10 CTTX1 Metering burst shaping 外部 电容.
11 CTTX2 Metering burst shaping 外部 电容.
9 CKTTX Metering 脉冲波 时钟 输入 (12 KHz 或者 16KHz 正方形的 波).
44 VBAT1 框架 连接. 必须 是 短接 至 vbat.
38,39,
40
NC 不 连接.
管脚 描述
(持续)
STLC3065
4/27