5
ClockWorks
™
SY89430V
Micrel
程序编制 接口
程序编制 这 设备 是 accomplished 用 合适的
configuring 这 内部的 dividers 至 生产 这 desired
频率 在 这 输出. 这 输出 频率 能 是
represented 用 这个 formula:
在哪里 f
XTAL
是 这 结晶 频率, m 是 这 循环 分隔物
modulus, 和 n 是 这 输出 分隔物 modulus. 便条 那 它 是
可能 至 选择 值 的 m 此类 那 这 pll 是 unable 至
达到 循环 锁. 至 避免 这个, 总是 制造 确信 那 m 是
选择 至 是 200
≤
M
≤
510 为 一个 16mhz 输入 涉及.
m[8:0] 和 n[1:0] 是 正常情况下 指定 once 在 电源-在,
通过 这 并行的 接口, 和 然后 possibly 又一次 通过
这 串行 接口. 这个 approach 准许 这 设计者 至 bring
向上 这 应用 在 一个 频率 和 然后 改变 或者 fine-
tune 这 时钟, 作 这 能力 至 控制 这 串行 接口
变为 有. 至 降低 过往旅客 在 这 频率
domain, 这 输出 应当 是 varied 在 这 smallest 步伐 大小
可能.
这 测试 输出 提供 visibility 为 一个 的 一些
内部的 nodes (作 决定 用 这 t[1:0] 位 在 这 串行
配置 stream). 它 是 不 configurable 通过 这 并行的
接口. 虽然 它 是 可能 至 选择 这 node 那
代表 fout, 这 ttl 输出 将 不 是 能 至 toggle
快 足够的 为 一些 的 这 高等级的 输出 发生率. 这 t2,
t1, t0 配置 latches 是 preset 至 000 当 p_加载
是 低, 所以 那 这 fout 输出 是 作 jitter-自由 作 可能.
这 串行 配置 端口 能 是 使用 至 选择 一个 的 这
alternate 功能 为 这个 管脚.
这 测试 寄存器 是 承载 和 这 第一 三 位, 这 n
寄存器 和 这 next 二 和 这 m 寄存器 和 这 最终 第八
位 的 这 数据 stream 在 这 s_
数据
输入. 为 各自 寄存器
这 大多数 重大的 位 是 承载 第一 (t2, n1 和 m8).
当 t[2:0] 是 设置 至 100 这 sy89430v 是 放置 在 pll
绕过 模式. 在 这个 模式 这 s_
时钟
输入 是 喂养 直接地
在 这 m 和 n dividers. 这 n 分隔物 驱动 这 fout
差别的 一双 和 这 m 计数器 驱动 这 测试 输出 管脚.
在 这个 模式 这 s_
时钟
输入 可以 是 使用 为 低 速
板 水平的 函数的 测试 或者 debug. bypassing 这 pll 和
驱动 fout 直接地 给 这 用户 更多 控制 在 这 测试
clocks sent 通过 这 时钟 tree (看 详细地 块 图解).
因为 这 s_
时钟
是 一个 ttl 水平的 这 输入 频率 是
限制 至 250mhz 或者 较少. 这个 意思 这 fastest 这 fout
管脚 能 是 toggled 通过 这 s_
时钟
是 125mhz 作 这
最小 分隔 比率 的 这 n 计数器 是 2. 便条 那 这 m
计数器 输出 在 这 测试 输出 将 不 是 一个 50% 职责 循环
预定的 至 这 方法 这 分隔物 是 执行.
第一
位
Last
位
T2 T1 T0 测试
fout / fout
0 0 0 数据 输出
–
last 位 sr FVCO
÷
N
0 0 1 高 FVCO
÷
N
0 1 0 FREF FVCO
÷
N
0 1 1 m 计数器 输出 FVCO
÷
N
1 0 0 FOUT FVCO
÷
N
1 0 1 低 FVCO
÷
N
110s_
时钟
÷
ms_
时钟
÷
N
1 1 1 FOUT
÷
4 FVCO
÷
N
fout = ( ) x
FXTAL
8
M
N
m,n
S
_时钟
S
_数据
S
_加载
P
_加载
m[8:0]
n[1:0]
T2 T1 T0 N1 N0 M8 M7 M6 M5 M4 M3 M2 M1 M0
: 点此下载
