2001 Oct 01 5
飞利浦 半导体 产品 规格
dvb-c 频道 接受者 TDA10021HT
SCLT 20 OD sclt 能 是 configured 至 是 一个 控制 线条 输出 或者 至 输出 这 scl 输入. 这个
是 控制 用 参数 bypiic 和 ctrl_sclt 的 寄存器 测试 (index 0f).
sclt 是 一个 打开-流 输出 和 因此 需要 一个 外部 拉-向上 电阻.
ENSERI 21 I 当 高 这个 管脚 使能 这 串行 输出 运输 stream 通过 这
boundary scan 管脚 trst, tdo, tck, tdi 和 tms (串行 interface). 必须 是 设置
低 在 bist 和 boundary scan 模式.
TCK 22 i/o 测试 时钟: 一个 独立 时钟 使用 至 驱动 这 tap 控制 在 boundary scan
模式. 在 正常的 模式 的 运作, tck 必须 是 设置 低. 在 串行 stream 模式,
tck 是 这 时钟 输出 (oclk).
TDI 23 i/o 测试 数据 输入: 这 串行 输入 为 测试 数据 和 操作指南 在 boundary scan 模式.
在 正常的 模式 的 运作, TDI 必须 是 设置 低. 在 串行 stream 模式, 这 TDI
是 这 psync 输出.
V
DDDI8
24 S 数字的 供应 电压 为 这 核心 (1.8 v 典型值.)
V
SSDI8
25 G 数字的 地面 为 这 核心
TRST 26 i/o 测试 重置: 这个 起作用的 低 输入 信号 是 使用 至 重置 这 tap 控制 在
boundary scan 模式. 在 正常的 模式 的 运作, trst 必须 是 设置 低. 在
串行 stream 模式, trst 是 这 uncorrectable 输出 (uncor).
TMS 27 i/o 测试 模式 选择: 这个 输入 信号 提供 这 逻辑 水平 需要 至 改变 这
TAP 控制 从 状态 至 状态. 在 正常的 模式 的 运作, TMS 必须 是 设置 至
高. 在 串行 stream 模式, tms 是 这 den 输出.
TDO 28 O 测试 数据 输出: 这个 是 这 串行 测试 输出 管脚 使用 在 boundary scan 模式.
串行 数据 是 提供 在 这 下落 边缘 的 tck. 在 串行 stream 模式, tdo 是
这 数据 输出 (做).
GPIO 29 OD gpio 能 是 configured 用 这 i
2
c-总线 也 作:
•
一个 front-终止 锁 指示信号 (fel) (default 模式)
•
一个 起作用的 低 输出 中断 线条 (它) 这个 能 是 配置 用 这 i
2
c-总线
接口
•
一个 控制 输出 管脚 可编程序的 用 i
2
c-总线.
gpio 是 一个 打开-流 输出 和 因此 需要 一个 外部 拉-向上 电阻.
V
DDD33
30 S 数字的 供应 电压 为 这 焊盘 (3.3 v 典型值.)
V
SSD33
31 G 数字的 地面 为 这 焊盘
CTRL 32 OD ctrl 是 一个 控制 输出 管脚 可编程序的 用 这 i
2
c-总线. ctrl 是 一个 打开-流
输出 和 因此 需要 一个 外部 拉-向上 电阻.
UNCOR 33 O uncorrectable 小包装板盒: 这个 输出 信号 是 高 当 这 提供 小包装板盒 是
uncorrectable (在 这 188 字节 的 这 小包装板盒). 这 uncorrectable 小包装板盒 是 不
影响 用 这 reed solomon 解码器, 但是 这 msb 的 这 字节 下列的 这 同步
字节 是 强迫 至 逻辑 1 为 这 mpeg-2 处理: 错误 flag 指示信号 (如果 rsi 和 iei
是 设置 低 在 这 i
2
c-总线 表格).
PSYNC 34 O 脉冲波 synchro: 这个 输出 信号 变得 高 当 这 同步 字节 (0x47) 是 提供,
然后 它 变得 低 直到 这 next 同步 字节
OCLK 35 O 输出 时钟: 这个 是 这 输出 时钟 为 这 do[7:0] 数据 输出. OCLK 是 内部
发生 取决于 在 这个 接口 是 选择.
DEN 36 O 数据 使能: 这个 输出 信号 是 高 当 那里 是 有效的 数据 在 这 输出 总线
do[7:0]
标识 管脚 类型
(1)
描述
: 点此下载
