smart 5 激励 块 记忆 家族
E
6
进步 信息
smartvoltage 技术 使能 快 工厂
程序编制 和 低-电源 设计. specifically
设计 为 5 v系统, smart 5 components
支持 读 行动 在 5 v v
CC
和 内部
配置 至 程序/擦掉 在 5 v 或者 12 v. 这 12 v
V
PP
选项 renders 这 fastest 程序 和 擦掉
效能 这个 将 增加 your 工厂
throughput. 和 这 5 v v
PP
选项, v
CC
和 v
PP
能 是 系 一起 为 一个 简单的 5 v 设计. 在
增加, 这 专心致志的 v
PP
管脚 给 完全 数据
保护 当 v
PP
≤
V
PPLK
.
这 记忆 排列 是 asymmetrically 分隔 在
blocks 在 一个 asymmetrical architecture 至
accommodate 微处理器 那 激励 从 这
顶 (denoted 用
-t
后缀) 或者 这 bottom (
-b
后缀)
的 这 记忆 编排. 这 blocks include 一个
硬件-lockable 激励 块 (16,384 字节), 二
参数 blocks (8,192 字节 各自) 和 主要的
blocks (一个 块 的 98,304 字节 和 额外的
块(s) 的 131,072 字节). 看 计算数量 4
–7 为
记忆 maps. 各自 块 能 是 independently
erased 和 编写程序 100,000 时间 在
商业的 温度 或者 10,000 时间 在
扩展 温度. 不像 擦掉 行动,
这个 擦掉 所有 locations 在里面 一个 块
同时发生地, 各自 字节 或者 文字 在 这 flash
记忆 能 是 编写程序 independently 的 其它
记忆 locations.
这 硬件-lockable 激励 块 提供
完全 代号 安全 为 这 kernel 代号 必需的
为 系统 initialization. locking和 unlocking 的
这 激励 块 是 控制 用 wp# 和/或者 rp#
(看 部分 3.3 为 详细信息).
这 系统 处理器 接口 至 这 flash 设备
通过 一个 command 用户 接口 (cui), 使用
有效的 command sequences 至 initiate 设备
automation. 一个 内部的 写 状态 机器 (wsm)
automatically executes 这 algorithms 和 timings
需要 为 程序 和 擦掉 行动. 这
状态 寄存器 (sr) indicates 这 状态 的 这
wsm 和 whether 它 successfully 完成 这
desired 程序 或者 擦掉 运作.
这 自动 电源 savings (aps) 特性
substantially 减少 起作用的 电流 当 这
设备 是 在 静态的 模式 (地址 不 切换).
在 aps 模式, 这 典型 i
CCR
电流 是 1 毫安.
当 ce# 和 rp# 管脚 是 在 v
CC
, 这
组件 enters 一个 cmos 备用物品 模式. 驱动
rp# 至 地 使能 一个 深的 电源-向下 模式
这个 significantly 减少 电源 消耗量,
提供 写 保护, resets 这 设备, 和
clears 这 状态 寄存器. 一个 重置 时间 (t
PHQV
) 是
必需的 从 rp# 切换 高 直到 输出 是
有效的. likewise, 这 设备 有 一个 wake 时间 (t
PHEL
)
从 rp#-高 直到 写 至 这 cui 是
公认的. 看 部分 4.2.
这 深的 电源-向下 模式 能 也 是 使用 作 一个
设备 重置, 准许 这 flash 至 是 重置 along
和 这 rest 的 这 系统. 为 例子, when 这
flash 记忆 powers-向上, 它 automatically defaults
至 这 读 排列 模式, 但是 在 一个 warm系统
重置, 在哪里 电源 持续 uninterrupted 至 这
系统 components, 这 flash 记忆 可以
仍然是 在 一个 非-读 模式, 此类 作 擦掉.
consequently, 这系统 重置 signal 应当 是
系 至 rp# 至 重置 这 记忆 至 正常的 读
模式 在之上 触发 的 这 重置 信号. 这个 也
提供 保护 相反 unwanted command
写 预定的 至 invalid系统 总线 conditions 在
系统 重置 或者 电源-向上/向下 sequences.
这些 设备 是 configurable 在 电源-向上 为
也 字节-宽 或者 文字-宽 输入/输出 使用 这
byte# 管脚. 请 看 表格 2
为 一个 详细地
描述 的 byte# 行动, 特别 这
用法 的 这
DQ
15
/一个
–1
管脚.
这些 smart 5 记忆 产品 是 有 在
这 44-含铅的 psop (塑料 小 外形 包装),
这个 是 只读存储器/非易失存储器-兼容, 和 这 48-含铅的
tsop (薄的 小 外形 包装, 1.2 mm 厚)
作 显示 在 图示 1, 和 2, 各自.
2.0 产品 描述
这个 部分 describes 这 引脚 和 块
architecture 的 这 设备 家族.
2.1 管脚 描述
这 管脚 描述 表格 详细信息 这 用法 的 各自
的 这 设备 管脚.
: 点此下载
