TH8055
单独的 线 能 transceiver
390108055 页 3 的 15
rev. 1.1a
jan 2002
函数的 描述
txd 输入 管脚
- 逻辑 command 至 transmit 在 这 单独的 线 能 总线 作 跟随:
txd 极性
txd = 逻辑 1 (或者 floating) 在 这个 管脚 生产 一个
undriven 或者 recessive 总线 状态 (低 总线
电压)
txd = 逻辑 0 在 这个 管脚 生产 也 一个 总线
正常的 或者 一个 总线 高 电压 首要的 状态
取决于 在 这 transceiver 模式 状态 (高
总线 电压)
如果 这 txd 管脚 是 驱动 至 一个 逻辑 低 状态 当 这
睡眠 模式 (mode0=0 和 mode1=0) 是 使活动,
这 transceiver 不 驱动 这 canh 管脚 至 这
首要的 状态.
这 transceiver 提供 一个 内部的 拉 向上 电流
在 这 txd 管脚 这个 将 导致 这 传输者 至
default 至 这 总线 recessive 状态 当 txd 是 不
驱动.
txd 输入 信号 是 标准 cmos 逻辑 水平.
timeout 特性
在 情况 的 一个 faulty blocked 首要的 txd 输入
信号 这 canh 输出 是 切换 止 automatically
之后 这 指定 txd timeout reaction 时间 至
阻止 一个 首要的 总线.
这 传递 是 持续 用 next txd l 至 h
转变 没有 延迟.
模式 0 和 模式 1 管脚
- 是 使用 至 选择 transceiver 运行 模式:
这 transceiver 提供 一个 弱 内部的 拉 向下
电流 在 各自 的 这些 管脚 这个 导致 这
transceiver 至 default 至 睡眠 模式 当 它们 是
不 驱动. 这 模式 输入 信号 是 标准
cmos 逻辑 水平的.
M0
M1
模式
L
L
睡眠 模式
H
L
高 速 模式
L
H
wake 向上
H
H
正常的 模式
睡眠 模式
transceiver 是 在 低 电源 状态, waiting 为 wake
向上 通过 高 电压 信号 或者 用 模式 管脚 改变 至
任何 状态 其它 比 0,0. 在 这个 状态, 这 canh 管脚
是 不 在 这 首要的 状态 regardless 的 这 状态 的
这 txd 管脚.
高 速 模式
这个 模式 准许 高 速 下载 和 bitrates
向上 至 100kbit/s. 这 输出 waveshaping 电路 是
无能 在 这个 模式. 总线 传输者 驱动 电路
为 那些 nodes 这个 是 必需的 至 communicate
在 高 速 模式 是 能 至 驱动 减少 总线
阻抗 在 这个 模式 (看 表格 静态的
特性). 高 速 communications 将要
utilize 这 正常的 模式 信号 电压 水平 作
指定 在 静态的 特性.
wake 向上 模式
这个 总线 包含 一个 选择性的 node awake 能力,
这个 准许 正常的 交流 至 引领 放置
among 一些 nodes 当 leaving 这 其它 nodes 在
一个 undisturbed 睡眠 状态. 这个 是 accomplished 用
controlling 这 信号 电压 此类 那 所有 nodes
必须 wake 向上 当 它们 receive 一个 高等级的 电压
message 信号 波形. 这 交流
系统 communicates 至 这 nodes 信息 作 至
这个 nodes 是 至 停留 运算的 (awake) 和
这个 nodes 是 至 放 themselves 在 一个 非
communicating 低 电源 “sleep” 状态.
交流 在 这 更小的, 正常的 电压 水平
将要 不 disturb 这 sleeping nodes.
正常的 模式
传递 位 比率 在 正常的 交流 是 33
kbits/s. 在 正常的 传递 模式 这 th8055
支持 控制 波形 上升 和 越过
时间. waveform trailing 边缘 控制 是 必需的 至
使确信 那 高 频率 组件 是
使减少到最低限度 在 这 beginning 的 这 downward 电压
斜度. 这 remaining 下降 时间 occurs 之后 这 总线
是 inactive 和 驱动器 止 和 是 决定 用 这
rc 时间 常量 的 这 总的 总线 加载.
: 点此下载
