TL16C750
异步的 communications 元素
和 64-字节 fifos 和 autoflow 控制
slls191c – january 1995 – 修订 12月 1997
5
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能 (持续)
终端
名字
非.
FN
非.
PM
i/o
描述
RD1
RD2
24
25
9
10
I
读 输入. 当 也 rd1或者 rd2 是 起作用的 (低 或者 高 各自) 当 这 ace 是 选择, 这 cpu
是 允许 至 读 状态 信息 或者 数据 从 一个 选择 ace 寄存器. 仅有的 一个 的 这些 输入 是 必需的
为 这 转移 的 数据 在 一个 读 运作; 这 其它 输入 应当 是 系 在 它的 inactive 状态 (i.e., rd2 系
低 或者 rd1
系 高).
RI 43 38 I 环绕 指示信号. ri是 一个 modem 状态 信号. 它的 情况 能 是 审查 用 读 位 6 (ri) 的 这 modem
状态 寄存器. 位 2 (teri) 的 这 modem 状态 寄存器 indicates 那 ri
有 transitioned 从 一个 低 至 一个 高
水平的 自从 这 last 读 从 这 modem 状态 寄存器. 如果 这 modem 状态 中断 是 使能 当 这个
转变 occurs, 一个 中断 是 发生.
RTS 36 26 O 要求 至 send. 当 起作用的, rtsinforms 这 modem 或者 数据 设置 那 这 ace 是 准备好 至 receive 数据. rts
是 设置 至 它的 起作用的 水平的 用 设置 这 rts mcr 位 和 是 设置 至 它的 inactive (高) 水平的 也 作 一个 结果 的 一个
主控 重置, 在 循环 模式 行动, 或者 用 clearing 位 1 (rts) 的 这 mcr. 在 这 auto-rts
模式, rts
是 设置 至 它的 inactive 水平的 用 这 接受者 门槛 控制 逻辑.
RXRDY 32 21 O 接受者 准备好. 接受者 直接 记忆 进入 (dma) signalling 是 有 和 rxrdy. 当 运行
在 这 先进先出 模式, 一个 的 二 类型 的 dma signalling 能 是 选择 通过 这 先进先出 控制 寄存器 位
3 (fcr3). 当 运行 在 这 tl16c450 模式, 仅有的 dma 模式 0 是 允许. 模式 0 支持
单独的-转移 dma 在 这个 一个 转移 是 制造 在 cpu 总线 循环. 模式 1 支持 multitransfer dma
在 这个 多样的 transfers 是 制造 continuously 直到 这 接受者 先进先出 有 被 emptied. 在 dma 模式 0
(fcr0 = 0 或者 fcr0 = 1, fcr3 = 0), 当 那里 是 在 least 一个 character 在 这 接受者 先进先出 或者 接受者 支持
寄存器, rxrdy
是 起作用的 (低). 当 rxrdy 有 被 起作用的 但是 那里 是 非 characters 在 这 先进先出 或者
支持 寄存器, rxrdy
变得 inactive (高). 在 dma 模式 1 (fcr0 = 1, fcr3 = 1), 当 这 触发 水平的
或者 这 timeout 有 被 reached, rxrdy
变得 起作用的 (低); 当 它 有 被 起作用的 但是 那里 是 非 更多
characters 在 这 先进先出 或者 支持 寄存器, 它 变得 inactive (高).
SIN 11 55 I 串行 数据. sin 是 这 输入 从 一个 连接 communications 设备.
SOUT 13 58 O composite 串行 数据 输出 至 一个 连接 交流 设备. sout 是 设置 至 这 标记 (高) 水平的
作 一个 结果 的 主控 重置.
TXRDY 27 13 O 传输者 准备好. 传输者 dma signalling 是 有 和 txrdy. 当 运行 在 这 先进先出 模式,
一个 的 二 类型 的 dma signalling 能 是 选择 通过 fcr3. 当 运行 在 这 tl16c450 模式,
仅有的 dma 模式 0 是 允许. 模式 0 支持 单独的-转移 dma 在 这个 一个 转移 是 制造 在 cpu
总线 循环. 模式 1 支持 multitransfer dma 在 这个 多样的 transfers 是 制造 continuously 直到 这
transmit 先进先出 有 被 filled.
V
CC
44 40 5-v 供应 电压
V
SS
22 8 供应 一般
WR1
WR2
20
21
4
6
I 写 输入. 当 也 输入 是 起作用的 (低 或者 高 各自) 和 当 这 ace 是 选择, 这 cpu 是
允许 至 写 控制 words 或者 数据 在 一个 选择 ace 寄存器. 仅有的 一个 的 这些 输入 是 必需的 至
转移 数据 在 一个 写 运作; 这 其它 输入 应当 是 系 在 它的 inactive 状态 (i.e., wr2 系 低 或者
WR1
系 高).
XIN
XOUT
18
19
1
2
i/o 外部 时钟. xin 和 xout 连接 这 ace 至 这 主要的 定时 涉及 (时钟 或者 结晶).
详细地 描述
autoflow 控制
自动-流动 控制 是 composed 的 自动-cts
和 自动-rts. 和 自动-cts, cts必须 是 起作用的 在之前 这
transmit 先进先出 能 发出 数据 (看 图示 1). 和 自动-rts
, rts变为 起作用的 当 这 接受者 是 empty
或者 这 门槛 有 不 被 reached. 当 rts
是 连接 至 cts, 数据 传递 做 不 出现
除非 这 receive 先进先出 有 empty 空间. 因此, overrun errors 是 eliminated 当 ace1 和 ace2 是
tlc16c750s 和 使能 autoflow 控制. 如果 不, overrun errors 出现 如果 这 transmit 数据 比率 超过 这
receive 先进先出 读 latency.
: 点此下载
