tlv1571, tlv1578
2.7 v 至 5.5 v, 1-/8-channel, 10-bit,
并行的 相似物-至-数字的 转换器
slas170c –march 1999 – 修订 二月 2000
8
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
详细地 描述 (持续)
涉及 电压 输入
这 tlv1571/tlv1578 有 二 涉及 输入 管脚: refp 和 refm. 这 电压 水平 应用 至 这些 管脚
establish 这 upper 和 更小的 限制 的 这 相似物 输入 至 生产 一个 全部-规模 和 零-规模 读
各自. 这 值 的 refp, refm, 和 这 相似物 输入 应当 不 超过 这 积极的 供应 或者 是 较少
比 地 consistent 和 这 指定 绝对 最大 比率. 这 数字的 输出 是 在 全部 规模 当 这
输入 信号 是 equal 至 或者 高等级的 比 refp 和 是 在 零 当 这 输入 信号 是 equal 至 或者 更小的 比 refm.
抽样/转换
所有 抽样, 转换, 和 数据 输出 在 这 设备 是 started 用 一个 触发. 这个 可以 是 这 rd, wr, 或者
CSTART信号 取决于 在 这 模式 的 转换 和 配置. 这 rising 边缘 的 rd, wr, 和
CSTART信号 是 极其 重要的, 自从 它们 是 使用 至 开始 这 转换. 这些 edges 需要 至 停留
关闭 至 这 rising 边缘 的 这 外部 时钟 (如果 它们 是 使用 作 clk). 这 最小 建制 和 支撑 时间 和
遵守 至 这 rising 边缘 的 这 外部 时钟 应当 是 5 ns 最小. 当 这 内部的 时钟 是 使用, 这个
是 不 一个 公布 自从 这些 二 edges 将 开始 这 内部的 时钟 automatically. 因此, 这 建制 时间 是
总是 符合. 软件 控制 抽样 lasts 6 时钟 循环. 这个 是 完毕 通过 这 clk 输入 或者 这 内部的
振荡器 如果 使能. 这 输入 时钟 频率 能 是 1 mhz 至 20 mhz, translating 在 一个 抽样 时间 从
0.6
µ
s 至 0.3
µ
s. 这 内部的 振荡器 频率 是 9 mhz 最小 (振荡器 频率 是 在 9 mhz
至 22 mhz), translating 在 一个 抽样 时间 从 0.6
µ
s 至 0.3
µ
s. 转换 begins 立即 之后 抽样
和 lasts 10 时钟 循环. 这个 是 又一次 完毕 使用 这 外部 时钟 输入 (1 mhz–20 mhz) 或者 这 内部的
振荡器 (9 mhz 最小) 如果 使能. 硬件 控制 抽样, 通过 cstart
, begins 在 下落 cstart
lasts 这 长度 的 这 起作用的 cstart信号. 这个 准许 更多 控制 在 这 抽样 时间, 这个 是 有用的
当 抽样 来源 和 大 输出 阻抗. 在 rising cstart, 转换 begins. 转换 在
硬件 控制 模式 也 lasts 10 时钟 循环. 这个 是 完毕 使用 这 外部 时钟 输入 (1 mhz–20 mhz)
或者 这 内部的 振荡器 (9 mhz 最小) 作 是 这 情况 在 软件 控制 模式.
便条: t
su
= 建制 时间, t
h
= 支撑 时间
ExtClk
WR
RD
CSTART
t
su(wrh_extclkh)
≥
5 ns
t
h(wrl_extclkh)
≥
5 ns
t
h(rdl_extclkh)
≥
5 ns
t
d(extclk_cstartl)
≥
5 ns
t
h(cstartl_extclkh)
≥
5 ns
t
su(cstarth_extclkh)
≥
5 ns
或者
或者
t
su(rdh_extclkh)
≥
5 ns
图示 3. 触发 定时 – 软件 开始 模式 使用 外部 时钟
: 点此下载
