TNETE2004
mdio-managed quadphy
四 10base-t 物理的-layer 接口
spws023d – october 1996 – 修订 october 1997
6
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能
控制 接口
终端
†
名字
非.
i/o
†
描述
名字
120 128
AUTONEG 74 82 I
自动-negotiation. 当 高, autoneg 使能 自动-negotiation 在 所有 四 phys.
自动-negotiation takes 放置 仅有的 之后 一个 重置 或者 当 一个 link 是 reestablished. autoneg 能 是
overridden 从 这 mdi.
COL0
COL1
COL2
COL3
117
34
56
93
127
40
62
103
O
collision sense. 当 asserted, col0–col3 indicates 那 phy0–phy3 sensed 一个 网络
collision. 这 起作用的 水平的 是 设置 用 这 兼容性 管脚 (看 表格 2) 或者 用 设置 这 准确无误的 位
在 管脚-极性 寄存器 0x16 (看 图示 17). 功能 是 描述 在 表格 13.
CRS0
CRS1
CRS2
CRS3
2
29
61
88
4
35
67
98
O
运输车 sense. 当 asserted, crs0–crs3 indicates 那 phy0–phy3 是 接到 一个 框架
运输车 信号. 这 起作用的 水平的 是 设置 用 这 兼容性 管脚 (看 表格 2) 或者 用 设置 这 准确无误的
位 在 管脚-极性 寄存器 0x16 (看 图示 17). 功能 是 描述 在 表格 13.
DUPLEX0
DUPLEX1
DUPLEX2
DUPLEX3
5
26
64
85
7
32
70
95
o/d
duplex 模式. 当 duplex0–duplex3 是 高, phy0–phy3 运作 在 全部-duplex 模式.
当 duplex0–duplex3 是 低, phy0–phy3 运作 在 这 half-duplex 模式. 那里 是 一个
内部的 弱 驱动 在 duplex0–duplex3 那 pulls duplex0–duplex3 如果 自动-negotiation
chooses 这 全部-duplex 模式, 或者 如果 全部 duplex 是 选择 用 writing 至 一个 mdi 寄存器. 用 连接
duplex0–duplex3 地 或者 v
DD
, 这个 弱 驱动 是 overridden, 和 这 类型 的 duplex 模式 是
permanently 设置, ignoring 任何 自动-negotiation decisions 或者 值 写 至 这 适合的 mdi
寄存器. 至 设置 duplex 模式, 连接 这 自动-negotiation 管脚 低. (this 转变 止
自动-negotiation.)
LINK0
LINK1
LINK2
LINK3
4
27
63
86
6
33
69
96
O
link 状态. 当 link0–link3 是 高, 它 indicates 那 phy0–phy3 有 决定 那 一个 有效的
10base-t link 有 被 established. 当 低, link0–link3 indicates 那 这 link 有 不 被
established.
LOOPBACK 16 20 I
loopback. 当 低, loopback使能 内部的 loopback 在 所有 四 phys. 当 asserted, 数据
是 内部 wrapped 在里面 各自 phy 和 做 不 呈现 在 这 网络. 当 在 这
looped-后面的 状态, 所有 网络 线条 是 放置 在 一个 noncontentious 状态. loopback
能 是
overridden 用 这 mdi 寄存器.
RXCLK0
RXCLK1
RXCLK2
RXCLK3
1
31
59
89
3
37
65
99
O
receive 时钟. receive 时钟 源 为 这 receive 数据 输出 rxd0–rxd3. 数据 是 有效的 在
rxd0–rxd3 在 这 edges 的 rxclk0–rxclk3 指定 用 这 目前 设置 兼容性 模式
(看 表格 2) 或者 用 设置 这 准确无误的 位 在 管脚-极性 寄存器 0x16 (看 图示 17). 功能 是
描述 在 表格 13.
RXD0
RXD1
RXD2
RXD3
3
28
62
87
5
34
68
97
O receive 数据. 位-wise 串行-数据 输出 从 phy0–phy3.
SQE 75 83 I
信号 质量 错误. 当 高, sqe 导致 各自 phy 至 simulate 一个 collision 情况 在 这 终止
的 各自 框架 传递 至 测试 符合实际 的 这 collision-发现 电路系统. sqe 是 overridden
用 sqeen (看 表格 8). sqe 必须 是 设置 高 至 接口 和 这 tnetx3150.
TXCLK 101 111 O
transmit 时钟. txclk 是 shared 用 所有 phys 至 时钟 在 transmit 数据. 数据 是 有效的 在 txd0-tdx3
在 这 edges 的 txclk 指定 用 这 目前 设置 兼容性 模式 (看 表格 2) 或者 用
设置 这 准确无误的 位 在 管脚-极性 寄存器 0x16 (看 图示 17). 功能 是 描述 在
表格 13.
TXD0
TXD1
TXD2
TXD3
119
32
58
91
1
38
64
101
I transmit 数据. 串行-数据 输入 至 phy0–phy3.
TXEN0
TXEN1
TXEN2
TXEN3
118
33
57
92
128
39
63
102
I
transmit 使能. assert txen0–txen3 起作用的 至 表明 那 有效的 transmit 数据 是 在
txd0–txd3. 这 起作用的 水平的 是 设置 用 这 兼容性 管脚 (看 表格 2) 或者 用 设置 这 准确无误的
管脚 在 管脚-极性 寄存器 0x16 (看 图示 17). 功能 是 描述 在 表格 13.
†
i = 输入, o = 输出, o/d = 打开-流 输出
: 点此下载
