块 图解
连接 图解
管脚 描述
名字 描述
地 负的 电源 供应 管脚, 正常情况下 0V
(地面). 所有 相似物 和 数字的 信号
是 关联 至 这个 管脚.
V
CC
积极的 电源 供应 输入, 这个 必须
是 +5V
±
5
%
相关的 至 地.
mclk/xtal 这 15.36 MHz 主控 时钟 输入, 这个
需要 也 一个 结晶 (便条 1) 至 是
系 在 这个 管脚 和 xtal2, 或者 一个
CMOS 逻辑 水平的 时钟 输入 从 一个
稳固的 源. 当 使用 一个 结晶, 一个
总的 的 33 pF 加载 电容 至 地
必须 也 是 连接. (便条 2)
XTAL2 这 输出 的 这 结晶 振荡器, 这个
应当 是 连接 至 一个 终止 的 这
结晶, 和 33 pF 的 加载 电容 至
地. (便条 2) 如果 使用 一个 外部 主控
时钟 通过 这 MCLK 管脚, leave 这 XTAL2
管脚 unconnected.
BCLK 这 位 时钟 管脚, 这个 确定 这
数据 变换 比率 为 “B” 和 “D” 频道
数据 在 这 数字的 接口. 当 NT
模式 或者 TES 模式 是 选择, BCLK 是
一个 ttl/cmos 输入 这个 将 是 任何
多样的 的 8 kHz 从 256 kHz 至 4.096
mhz. 它 需要 不 是 同步的 和
mclk.
当 TEM 模式 是 选择, 这个 管脚 是 一个
CMOS 输出 在 频率 选择 用
这 数字的 接口 format. 这个 时钟 是
阶段-锁 至 这 received 线条 信号
和 是 同步的 和 这 数据 在 B
x
和 B
r
.
ds009143-1
TP3420A SID
ds009143-20
顺序 号码 TP3420AV
看 NS 包装 号码 V20A
TP3420A SID
ds009143-2
顶 视图
顺序 号码 TP3420AJ 或者 TP3420AN
看 NS 包装 号码 J20A 或者 N20A
www.国家的.com 2