7
IDT71024
cmos 静态的 内存 1meg (128k x 8-位) 军队, 工业的 和 商业的 温度 范围
地址
CS1
我们
CS2
数据
输出
数据
在
2964 drw 09
(6)
(7)
(6)
(6)
数据
在
有效的
高 阻抗
t
WC
t
AW
t
作
t
WHZ
t
WP
t
CHZ
t
OW
t
DW
t
DH
t
CW
(3)
t
WR
(4)(4)
定时 波形 的 写 循环 非. 1 (
我们
我们
控制 定时)
(1, 2, 5, 7)
定时 波形 的 写 循环 非. 2 (
CS1
CS1
和 cs2
控制 定时)
(1, 2, 5)
CS1
地址
我们
CS2
数据
在
2964 drw 10
t
AW
t
WC
t
CW
t
作
t
WR
t
DW
t
DH
(3)
数据
在
有效的
注释:
1.
我们
必须 是 高,
CS1
必须 是 高, 或者 cs2 必须 是 低 在 所有 地址 transitions.
2. 一个 写 occurs 在 这 overlap 的 一个 低
CS1
, 高 cs2, 和 一个 低
我们
.
3. t
WR
是 量过的 从 这 早期 的 也
CS1
或者
我们
going 高 或者 cs2 going 低 至 这 终止 的 这 写 循环.
4. 在 这个 时期, i/o 管脚 是 在 这 输出 状态, 和 输入 信号 必须 不 是 应用.
5. 如果 这
CS1
低 转变 或者 这 cs2 高 转变 occurs 同时发生地 和 或者 之后 这
我们
低 转变, 这 输出 仍然是 在 一个 高 阻抗
状态.
CS1
和 cs2
必须 两个都 是 起作用的 在 这 t
CW
写 时期.
6. 转变 是 量过的
±
200mv 从 稳步的 状态.
7.
OE
是 continuously 高. 在 一个
我们
控制 写 循环 和
OE
低, t
WP
必须 是 更好 比 或者 equal 至 t
WHZ
+ t
DW
至 准许 这 i/o 驱动器 至
转变 止 和 数据 至 是 放置 在 这 总线 为 这 必需的 t
DW
. 如果
OE
是 高 在 一个
我们
控制 写 循环, 这个 必要条件 做 不 应用 和 这
最小 写 脉冲波 是 这 指定 t
WP
.
: 点此下载
