80C186EB80C188EB 80L186EB80L188EB
表格 3 管脚 描述
管脚 管脚 输入 输出
描述
名字 类型 类型 States
V
CC
P
电源
连接 组成 的 四 管脚 这个 必须 是
短接 externally 至 一个 V
CC
板 plane
V
SS
G
地面
连接 组成 的 六 管脚 这个 必须 是
短接 externally 至 一个 V
SS
板 plane
CLKIN I 一个(e)
时钟 输入
是 一个 输入 为 一个 外部 clock 一个 外部
振荡器 运行 在 二 时间 这 必需的 处理器
运行 频率 能 是 连接 至 CLKIN 为 结晶
operation CLKIN (along 和 oscout) 是 这 结晶
连接 至 一个 内部的 Pierce oscillator
OSCOUT O h(q)
振荡器 输出
是 仅有的 使用 当 使用 一个 结晶 至
发生 这 外部 clock OSCOUT (along 和 clkin)
r(q)
是 这 结晶 连接 至 一个 内部的 Pierce oscillator
p(q)
这个 管脚 是 不 至 是 使用 作 2X 时钟 输出 为 非-结晶
产品 (ie 这个 管脚 是 NC 为 非-结晶 产品)
OSCOUT 做 不 float 在 ONCE mode
CLKOUT O h(q)
时钟 输出
提供 一个 定时 涉及 为 输入 和
输出 的 这 processor 和 是 一个-half 这 输入 时钟
r(q)
(clkin) frequency CLKOUT 有 一个 50% 职责 循环 和
p(q)
transistions 每 下落 边缘 的 CLKIN
RESIN I 一个(l)
重置 在
导致 这 处理器 至 立即 terminate
任何 总线 循环 在 progress 和 假设 一个 initialized state 所有
管脚 将 是 驱动 至 一个 知道 state 和 RESOUT 将 也
是 驱动 active 这 rising 边缘 (低-至-高) 转变
synchronizes CLKOUT 和 CLKIN 在之前 这 处理器
begins fetching opcodes 在 记忆 location 0FFFF0H
RESOUT O h(0)
重置 输出
那 indicates 这 处理器 是 目前 在
这 重置 state RESOUT 将 仍然是 起作用的 作 长 作 RESIN
r(1)
仍然是 active
p(0)
PDTMR IO 一个(l) h(wh)
电源-向下 计时器
管脚 (正常情况下 连接 至 一个 外部
电容) 那 确定 这 数量 的 时间 这 处理器
r(z)
waits 之后 一个 exit 从 电源 向下 在之前 resuming 正常的
p(1)
operation 这 持续时间 的 时间 必需的 将 取决于 在 这
startup 特性 的 这 结晶 oscillator
NMI I 一个(e)
非-maskable 中断
输入 导致 一个 类型-2 中断 至
是 serviced 用 这 CPU NMI 是 latched internally
TESTBUSY I 一个(e)
测试
是 使用 在 这 执行 的 这 WAIT 操作指南 至
suspend CPU 运作 直到 这 管脚 是 抽样 起作用的
(测试
)
(低) 测试 是 alternately 知道 作 BUSY 当 接合
和 一个 80C187 numerics coprocessor (80c186eb 仅有的)
AD150 IO s(l) h(z) 这些 管脚 提供 一个 多路复用
地址
和
数据
bus
在 这 地址 阶段 的 这 总线 cycle 地址 位 0
(ad70) r(z)
通过 15 (0 通过 7 在 这 80c188eb) 是 提交 在
p(x)
这 总线 和 能 是 latched 使用 ALE 8- 或者 16-位 数据
信息 是 transferred 在 这 数据 阶段 的 这 总线
cycle
NOTE
管脚 names 在 parentheses 应用 至 这 80C188EB80L188EB
10
: 点此下载
