TS80C186EB13_集成电路资料查询网

80C186EB80C188EB 80L186EB80L188EB
介绍
除非 specifically noted 所有 references 至 这
80C186EB 应用 至 这 80C188EB 80L186EB 和
80L188EB References 至 管脚 那 differ 在
这 80C186EB80L186EB 和 这 80C188EB
80L188EB 是 给 在 parentheses 这 ‘‘L’’ 在 这
部分 号码 denotes 低 电压 operation physi-
cally 和 functionally 这 ‘‘C’’ 和 ‘‘L’’ 设备 是
identical
这 80C186EB 是 这 第一 产品 在 一个 新 genera-
tion 的 低-power 高-integration microprocessors
它 enhances 这 存在 186 家族 用 offering 新
特性 和 新 运行 modes 这 80C186EB
是 物体 代号 兼容 和 这 80C186XL
80C188XL microprocessors
这 80L186EB 是 这 3V 版本 的 这 80C186EB
这 80L186EB 是 functionally 完全同样的 至 这
80C186EB embedded processor 电流
80C186EB 用户 能 容易地 upgrade 它们的 设计 至
使用 这 80L186EB 和 益处 从 这 减少
电源 消耗量 固有的 在 3V operation
这 特性 设置 的 这 80C186EB 满足 这 needs
的 低 power 空间 核心的 applications 低-电源
产品 益处 从 这 静态的 设计 的 这
CPU 核心 和 这 整体的 peripherals 作 好 作
低 电压 operation 最小 电流 consump-
tion 是 达到 用 供应 一个 Powerdown 模式
那 halts 运作 的 这 device 和 freezes 这
时钟 circuits 附带的 设计 增强 en-
确信 那 非-initialized peripherals consume little
current
空间 核心的 产品 益处 从 这 inte-
gration 的 commonly 使用 系统 peripherals 二
串行 途径 是 提供 为 维护 此类 作
diagnostics inter-处理器 communication modem
interface 终端 显示 interface 和 许多 oth-
ers 一个 有伸缩性的 碎片 选择 单位 使简化 记忆 和
附带的 interfacing 这 中断 单位 提供
来源 为 向上 至 129 外部 中断 和 将 pri-
oritize 这些 中断 和 那些 发生 从
这 在-碎片 peripherals 三 一般 目的 tim-
ercounters 和 十六 多路复用 IO 端口 管脚
round 输出 这 特性 设置 的 这 80C186EB
图示 1 显示 一个 块 图解 的 这 80C186EB
80C188EB 这 执行 单位 (eu) 是 一个 增强
8086 CPU 核心 那 includes 专心致志的 硬件 至
速 向上 有效的 地址 calculations 增强
执行 速 为 多样的-位 变换 和 rotate 在-
structions 和 为 乘以 和 分隔 instructions
string move 说明 那 运作 在 全部 总线
bandwidth ten 新 instruction 和 全部地 静态的 oper-
ation 这 总线 接口 单位 (biu) 是 这 一样 作
那 建立 在 这 原来的 186 家族 products ex-
cept 这 queue 状态 模式 有 被 deleted 和
缓存区 接口 控制 有 被 changed 至 使容易
系统 设计 timings 一个 独立 内部的 总线
是 使用 至 准许 交流 在 这 BIU
和 内部的 peripherals
核心 ARCHITECTURE
总线 接口 单位
这 80C186EB 核心 包含 一个 总线 控制
那 发生 local 总线 控制 signals 在 addition
它 雇用 一个 HOLDHLDA 协议 至 share 这 local
总线 和 其它 总线 masters
这 总线 控制 是 有责任 为 generating 20
位 的 address 读 和 写 strobes 总线 循环
状态 information 和 数据 (为 写 行动) 在-
formation 它 是 也 有责任 为 读 数据 止
这 local 总线 在 一个 读 operation 一个 准备好 在-
放 管脚 是 提供 至 扩展 一个 总线 循环 在之外 这
最小 四 states (clocks)
这 local 总线 控制 也 发生 二 控制
信号 (den
和 dtr) 当 接合 至 exter-
nal transceiver chips (两个都 DEN
和 DTR 是
有 在 这 PLCC devices 仅有的 DEN
是 avail-
能 在 这 QFP 和 SQFP devices) 这个 能力
准许 这 增加 的 transceivers 为 简单的 缓存区-
ing 的 这 多路复用 addressdata bus
时钟 发生器
这 处理器 提供 一个 在-碎片 时钟 发生器
为 两个都 内部的 和 外部 时钟 generation 这
时钟 发生器 特性 一个 结晶 oscillator 一个 分隔-
用-二 counter 和 二 低-电源 运行
modes
这 振荡器 电路 是 设计 至 是 使用 和 ei-
ther 一个
并行的 resonant
基本的 或者 第三-在-
声调 模式 结晶 network Alternatively 这 oscilla-
tor 电路 将 是 驱动 从 一个 外部 时钟
source 图示 2 显示 这 各种各样的 运行 模式
的 这 振荡器 circuit
这 结晶 或者 时钟 频率 选择 必须 是 两次
这 必需的 处理器 运行 频率 预定的 至
这 内部的 分隔-用-二 counter 这个 计数器 是
使用 至 驱动 所有 内部的 阶段 clocks 和 这 exter-
nal CLKOUT signal CLKOUT 是 一个 50% 职责 循环
处理器 时钟 和 能 是 使用 至 驱动 其它 sys-
tem components 所有 交流 timings 是 关联 至
CLKOUT
4

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

80C186EB80C188EB 80L186EB80L188EB 介绍除非 specifically noted 所有 references 至这 80C186EB 应用至这 80C188EB 80L186EB 和 80L188EB References 至管脚那 differ 在这 80C186EB80L186EB 和这 80C188EB 80L188EB 是给在 parentheses 这 ‘‘L’’ 在这部分号码 denotes 低电压 operation physi- cally 和 functionally 这 ‘‘C’’ 和 ‘‘L’’ 设备是 identical 这 80C186EB 是这第一产品在一个新 genera- tion 的低-power 高-integration microprocessors 它 enhances 这存在 186 家族用 offering 新特性和新运行 modes 这 80C186EB 是物体代号兼容和这 80C186XL 80C188XL microprocessors 这 80L186EB 是这 3V 版本的这 80C186EB 这 80L186EB 是 functionally 完全同样的至这 80C186EB embedded processor 电流 80C186EB 用户能容易地 upgrade 它们的设计至使用这 80L186EB 和益处从这减少电源消耗量固有的在 3V operation 这特性设置的这 80C186EB 满足这 needs 的低 power 空间核心的 applications 低-电源产品益处从这静态的设计的这 CPU 核心和这整体的 peripherals 作好作低电压 operation 最小电流 consump- tion 是达到用供应一个 Powerdown 模式那 halts 运作的这 device 和 freezes 这时钟 circuits 附带的设计增强 en- 确信那非-initialized peripherals consume little current 空间核心的产品益处从这 inte- gration 的 commonly 使用系统 peripherals 二串行途径是提供为维护此类作 diagnostics inter-处理器 communication modem interface 终端显示 interface 和许多 oth- ers 一个有伸缩性的碎片选择单位使简化记忆和附带的 interfacing 这中断单位提供来源为向上至 129 外部中断和将 pri- oritize 这些中断和那些发生从这在-碎片 peripherals 三一般目的 tim- ercounters 和十六多路复用 IO 端口管脚 round 输出这特性设置的这 80C186EB 图示 1 显示一个块图解的这 80C186EB 80C188EB 这执行单位 (eu) 是一个增强 8086 CPU 核心那 includes 专心致志的硬件至速向上有效的地址 calculations 增强执行速为多样的-位变换和 rotate 在- structions 和为乘以和分隔 instructions string move 说明那运作在全部总线 bandwidth ten 新 instruction 和全部地静态的 oper- ation 这总线接口单位 (biu) 是这一样作那建立在这原来的 186 家族 products ex- cept 这 queue 状态模式有被 deleted 和缓存区接口控制有被 changed 至使容易系统设计 timings 一个独立内部的总线是使用至准许交流在这 BIU 和内部的 peripherals 核心 ARCHITECTURE 总线接口单位这 80C186EB 核心包含一个总线控制那发生 local 总线控制 signals 在 addition 它雇用一个 HOLDHLDA 协议至 share 这 local 总线和其它总线 masters 这总线控制是有责任为 generating 20 位的 address 读和写 strobes 总线循环状态 information 和数据 (为写行动) 在- formation 它是也有责任为读数据止这 local 总线在一个读 operation 一个准备好在- 放管脚是提供至扩展一个总线循环在之外这最小四 states (clocks) 这 local 总线控制也发生二控制信号 (den 和 dtr) 当接合至 exter- nal transceiver chips (两个都 DEN 和 DTR 是有在这 PLCC devices 仅有的 DEN 是 avail- 能在这 QFP 和 SQFP devices) 这个能力准许这增加的 transceivers 为简单的缓存区- ing 的这多路复用 addressdata bus 时钟发生器这处理器提供一个在-碎片时钟发生器为两个都内部的和外部时钟 generation 这时钟发生器特性一个结晶 oscillator 一个分隔- 用-二 counter 和二低-电源运行 modes 这振荡器电路是设计至是使用和 ei- ther 一个并行的 resonant 基本的或者第三-在- 声调模式结晶 network Alternatively 这 oscilla- tor 电路将是驱动从一个外部时钟 source 图示 2 显示这各种各样的运行模式的这振荡器 circuit 这结晶或者时钟频率选择必须是两次这必需的处理器运行频率预定的至这内部的分隔-用-二 counter 这个计数器是使用至驱动所有内部的阶段 clocks 和这 exter- nal CLKOUT signal CLKOUT 是一个 50% 职责循环处理器时钟和能是使用至驱动其它 sys- tem components 所有交流 timings 是关联至 CLKOUT 4

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com