slls559b −12月 2002 − 修订 october 2003
9
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能 (持续)
终端
i/o 描述
名字 类型 非.
i/o 描述
PCLK CMOS 5 O phy 时钟. 提供 一个 98.304-mhz 时钟信号, 同步和 数据 transfers, 至 这 llc 当 这
phy-link 接口 是 运行 在 这 1394b 模式 (bmode asserted). pclk 输出 提供 一个
49.152-mhz时钟 信号, 同步 和 数据 transfers, 至 这llc 当 这 phy-link 接口 是 在
legacy 1394a−2000 (bmode 输入 deasserted).
PD CMOS 77 I 电源-向下输入. 一个 高 在 这个 终端 转变 止所有 内部的 电路系统 除了 这 缆索-起作用的 监控
电路,这个 控制 这 cna 输出. asserting 这 pd 输入 高 也 activates 一个 内部的 pulldown
在 这 resetz 终端 至 强迫 一个 重置 的 这 内部的 控制 逻辑.
PINT CMOS 1 O phy 中断. 这 phy 使用 这个 输出 至 serially 转移 状态 和 中断 信息 至 这 link
当 phy-link 接口 是 在 这 1394b 模式. 一个 总线 holder 是 建造 在 这个 终端.
PLLGND 供应 25,
28
− pll 电路 地面 terminals. 这些 terminals 必须 是 系 一起 至 这 低-阻抗 电路 板
地面 平面.
pllvdd-1.8 供应 29,
30
− pll 1.8-v 电路 电源 terminals. 一个 结合体 的 高-频率 解耦 电容 near 各自
终端 是 建议的, 此类 作 paralleled 0.1
µ
f 和 0.001
µ
f. 一个 额外的 1-
µ
f 电容 是
必需的 为电压 规章制度, 和 这 pllvdd-1.8 terminals 必须 是 独立的 从 这 dvdd-1.8
terminals. 这些 供应 terminals 是 separated 从 这 dvdd-1.8, dvdd-3.3, pllvdd-3.3 和
avdd-3.3 terminals 内部的 至 这 设备 至 提供 噪音 分开.
pllvdd-3.3 供应 31 − pll 3.3-v 电路 电源 终端. 一个 结合体 的 高-频率 解耦 电容 near 这
终端 是 建议的, 此类 作 paralleled 0.1
µ
f 和 0.001
µ
f. 更小的 频率 10-
µ
f 过滤
电容是 也 推荐. 这个 供应 终端 是 separated 从 这 dvdd-1.8, dvdd-3.3,
pllvdd-1.8,和 一个vdd-3.3 terminals 内部的 至 这 设备 至 提供 噪音 分开. 这 dvdd-3.3
terminals 必须 是 系 一起 在 一个 低-阻抗 要点 在 这 电路 板. 这 pllvdd-3.3,
avdd-3.3, 和 dvdd-3.3 terminals 必须 是 系 一起 和 一个 低 直流 阻抗 连接.
RESETz CMOS 75 I 逻辑重置 输入. asserting 这个终端 低 resets 这 内部的 逻辑. 一个 内部的 pullup 电阻 至 v
DD
是 提供 所以 仅有的 一个 外部 延迟 电容 是 必需的 为 恰当的 电源-向上 运作 (看
电源-向上
重置
在 这 产品 信息 部分). 这 resetz 终端 也 包含 一个
内部的 pulldown 这个 是 使活动 当 这 pd 输入 是 asserted 高. 这个 输入 是 否则 一个
标准 逻辑 输入, 和 能 也 是 驱动 用 一个 打开-流 类型 驱动器.
RSVD 26 O 这个终端 必须 正常情况下 是 left unconnected. 当 这个 终端 是 probed, 这 终端 将 显示 一个
98.304-mhz信号. 如果 这个 是 perceived 作 一个 emi 问题, 然后 这 终端 将 是 牵引的 至 地面
通过 一个 10-k
Ω
电阻. 不管怎样, 这个 导致 一个 增加 的 向上 至 340
µ
一个 在 设备 电流
消耗量.
R0
R1
偏差 23
22
− 电流设置 电阻 terminals. 这些 terminals 是 连接 至 一个 精确 外部 阻抗 至
设置 这 内部的 运行 电流 和 缆索 驱动器 输出 电流. 一个 阻抗 的 6.34 k
Ω ±
1% 是
必需的 至 满足 这 ieee 标准 1394−1995 输出 电压 限制.
SE CMOS 35 I 测试 控制 输入. 这个 输入 是 使用 在 这 制造 测试 的 这 tsb81ba3. 为 正常的 使用 这个
终端 必须 是 牵引的 低 也 通过 一个 1-k
Ω
电阻 至 地 或者 直接地 至 地.
SM CMOS 36 I 测试 控制 输入. 这个 输入 是 使用 在 这 制造 测试 的 这 tsb81ba3. 为 正常的 使用 这个
终端 必须 是 牵引的 低 也 通过 一个 1-k
Ω
电阻 至 地 或者 直接地 至 地.
TESTM CMOS 78 I 测试 控制 输入. 这个 输入 是 使用 在 这 制造 测试 的 这 tsb81ba3. 为 正常的 使用 这个
终端 必须 是 牵引的 高 通过 一个 1-k
Ω
电阻 至 v
DD
.
TESTW CMOS 73 I 测试 控制 输入. 这个 输入 是 使用 在 这 制造 测试 的 这 tsb81ba3. 为 正常的 使用
这个 终端 必须 是 牵引的 高 通过 一个 1-k
Ω
电阻 至 v
DD
.
TPA0−
TPA0+
TPB0−
TPB0+
缆索 45,
46,
41,
42
i/o 端口 0 twisted-一双 差别的-信号 terminals. 板 查出 从 各自 一双 的 积极的 和
负的 差别的 信号 terminals 必须 是 保持 matched 和 作 短的 作 可能 至 这 外部
加载 电阻器 和 至 这 缆索 连接器. 请 要求 这 s800 1394b 布局 recommendations
文档 从 your 德州仪器 代表.
TPA1−
TPA1+
TPB1−
TPB1+
缆索 52
53
48
49
i/o 端口 1 twisted-一双 差别的-信号 terminals. 板 查出 从 各自 一双 的 积极的 和
负的 差别的 信号 terminals 必须 是 保持 matched 和 作 短的 作 可能 至 这 外部
加载 电阻器 和 至 这 缆索 连接器. 请 要求 这 s800 1394b 布局 recommendations
文档 从 your 德州仪器 代表.
: 点此下载
